平台合作
相关推荐
在电表上使用EFM32PG23进行电压采样。如何提高ADC的采样精度?
芯科的ARM内核芯片EFM32PG23的ADC,支持过采样方式来提高ADC位数的功能。OSR配置得越大,ADC精度越高,但是ADC转换速率越低,所以需要在精度和速度中间选取一个合适的平衡点。
使用芯科的EFM32PG23芯片,EM2模式下为什么EUSART不工作?不是支持低功耗模式吗?
只有EUSART0才支持EM2模式下工作,且需要分配到PA和PB端口,其他端口的IO口在EM2模式下不是支持全部功能。
当使用芯科的EFM32PG23芯片的串口功能时,需要在EM2模式下进行通讯,是否支持115200波特率?
EFM32PG23的低功耗串口,在EM2模式下需要使用低速时钟,波特率最高只支持9600.
燃气表产品中使用芯科的EFM32PG23,ADC支持最多20位精度,怎么配置为20位精度?
EFM32PG23的ADC是采用过采样技术提高ADC的采样精度。首先需要配置ADC的过采样倍数,有92倍、128倍、256倍等选择,需要根据精度要求和速率要求进行选择,比如配置为92倍过采样:initAllConfigs.configs[0].osrHighAccuracy = iadcCfgOsrHighAccuracy92x;然后需要配置采样数据的结果为20位数据:initScan.alignment = iadcAlignRight20;
Silicon Labs的单片机EFM32PG23,是否所有的串口都支持EM2模式下工作?
EFM32PG23只有EUSART0才支持EM2模式下工作,其他串口均不支持。
【应用】去抖时钟发生器SI5345助力大容量传输设备交换芯片时钟设计
大容量高速光传输设备均离不开其核心交换芯片,核心交换芯片均自带高速数据处理芯片,可以实现超过100Tbps的交换容量,极大的满足了5G的大容量数据处理的需求。基于Silicon Labs第四代 DSPLL技术的高性能去抖时钟发生器SI5345就是完全满足这种需求的时钟芯片。
抖动衰减时钟芯片Si5381内部有4个独立DSPLL,其中DSPLLB的结构不同于其它的三个DSPLL,请简述各个DSPLL的具体作用?
Si5381内部自带4个独立的DSPLL,其中专门为实现无线基站设备时钟配置的锁相环是DSPLLB,DSPLLB的输出范围最高可达1.47456 GHz,环路带宽范围是10 Hz ~ 100 Hz,支持高速接口JESD204B的DCLK 和 SYSREF时钟处理。其它DSPLLA/C/D可以作为普通时钟发生器DSPLL使用,其输出范围和带宽范围相对DSPLLB要窄,可以作为普通本地总线、交换芯片等设备的参考钟使用。
该系列芯片 I/O 口的采样时钟有几种?如果外部中断反映慢可能是什么原因?
IO 口的采样是同步时钟,时钟源有 LSCLK 和 AHBCLK。如果选用 LSCLK,用 32KHz 去采样,会出现中断反映很慢的情况,故建议选择 AHBCLK。另需注意。若芯片处在在休眠模式下,只能选用 LSCLK。
SILICON LABS 32-bit Microcontroller选型表
SILICON LABS 32位MCU选型,频率24MHz~80MHz,Flash存储4kB~2048kB,RAM存储2kB~512kB。
产品型号
|
品类
|
系列
|
Frequency(MHz)
|
Flash (kB)
|
RAM (kB)
|
Vdd min(V)
|
Vdd max(V)
|
Package Type
|
Package Size (mm)
|
Internal Osc.
|
Debug Interface
|
Cryptography
|
Dig I/O Pins
|
ADC 1
|
DAC
|
USB
|
Cap Sense
|
LCD
|
Temp Sensor
|
Timers (16-bit)
|
UART
|
USART
|
SPI
|
I2C
|
I2S
|
EMIF
|
RTC
|
Comparators
|
EFM32GG290F512-BGA112
|
32位MCU
|
EFM32 Giant Gecko
|
48
|
512
|
128
|
1.98
|
3.8
|
BGA112
|
10x10
|
±2%
|
ETM; SW
|
AES-128 AES-256
|
90
|
12-bit, 8-ch., 1 Msps
|
12-bit, 2 ch.
|
-
|
Cap Sense
|
-
|
Temp Sensor
|
4
|
7
|
3
|
3
|
2
|
1
|
0
|
RTC
|
2
|
【应用】基于可编程晶体振荡器的高速误码仪时钟模块设计
Si570是一款带I2C接口的可编程芯片,通过上位机实时操作,可支持各种速率的光模块的误码测试。
ADC 采样时钟源选为 PLL 和 HCLK 在采样精度上存在差别?
无论选择 PLL 还是 HCLK 作为 ADC 采样时钟,都不会影响采样精度,当使用 PLL 作为 ADC 采样时钟时,ADC->CTRL3.CKMOD 位需置 1。
【产品】32.768kHz车载实时时钟模块RA-8581SA,内置高速I²C总线
EPSON的RA-8581SA是一款32.768kHz的车载实时时钟模块,该实时时钟模块搭载了400kHz的高速I²C-Bus总线,具有时刻、日历、警报器、定时器等功能。可广泛应用于汽车音响, 汽车导航系统, 时钟, ECU 子时钟等。
【产品】低抖动网络同步时钟,高速同步乙太网时钟解决方案
Silicon Labs推出Si5348高性能网络同步器,具有业界领先的100fs rms抖动性能,可支持三个完全独立、频率灵活的DSPLL,单个时钟IC支持SyncE时钟同步、时钟生成,以及用于FPGA、处理器和其他器件的通用目的计时。
ADC 如何配置 1M 采样速率?
ADC 的最少转换时间为:采样+保持转换周期(6+12),18 个 adc_clk,想要配置 1M 采样速率,则 ADC 时钟需配置为 18MHz,与此同时系统时钟主频最高只能配置成 36MHz。
【应用】时钟芯片SI511用于PAM4结构的高速光模块,格式、电压可定制,尺寸仅3.2*2.5mm
在高速光模块中,一般需要一个时钟芯片给DSP提供参考时钟,要求该时钟芯片格式、电压多样,体积小。Silicon Labs的时钟芯片SI511,具备输出格式、电压可定制、体积小等特点,可以用在100G、200G、400G等PAM4结构的高速光模块中。
电子商城
现货市场