相关推荐
选用高性能抖动衰减器SI5345作为SerDes参考钟的去抖时钟芯片，发现在配置成free run模式时，无法通过调整Finc和Fdec调整输出频率，请问这可能 是什么原因？
SI5345是一款高性能抖动衰减器同时也是一款高性能去抖时钟发生器，当芯片运行于free run模式时，会自动关闭DCO模式，Finc和Fdec引脚本身是通过调 整DCO而调整输出频率的，因此无法实现输出频率的微调。
为什么高性能抖动衰减器SI5345的参考晶振的抖动指标在185fs，但是其输出时钟信号的抖动却达不到100fs，这与数据手册锁描述的90fs的性能指标不相符合，请问这可能是 什么原因？
SI5345会对输入时钟有去抖的功能，但是如果以自由振荡模式工作时，其输出时钟的性能完全取决于输入参考晶振/晶体的性能，这时DSPLL中用于去抖的环路是没有工作 的，所以185fs抖动的晶振得不到100fs抖动性能的时钟输出。
在使用时钟芯片Si5347时，通过初始化后完成配置生效，这时芯片输出频点与实际设计不一样，这是什么原因？
使能hitless switching功能时，ClockBuilder pro 2.4软件会修改芯片的快速锁定环路带宽设置值，对应的寄存器会做相应修改。在芯片使用条件下修改DSPLLC的快锁环路带宽对应的寄存器值，需要在更新这些寄存器后，再设置寄存器0x0614[0]为1，才能使这些寄存器修改起效，软复位不更新相关的寄存器。
时钟芯片Si5347的FDEC、FINC管脚的作用是什么？
FDEC和FINC为时钟芯片Si5347的频率误差调整管脚。
为什么时钟芯片Si5347的输出和输入有时延？
由于器件在处理过程中需要必须的处理时间，所以时钟芯片Si5347输出和输入有时延。
一款适合IEEE 1588V2的专用时钟芯片
Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348，这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求，完美实现IEEE 1588 V2协议。
【产品】更适合IEEE 1588设计的超低抖动时钟芯片SI5388/SI5389
Silicon Labs在充分调研了各大设备商的IEEE 1588产品设备后，实时发布了另外一款支持最新IEEE 1588协议的时钟芯片SI5388/SI5389，并且在全球主流的通信设备厂家配合Xilinx、Intel等平台进行了完整的同步测试。
【经验】如何优化时钟芯片Si5395P以保证高精度时钟输出？
为了进一步降低56G/112G PAM4 高速SerDes接口在各种数据通信设备中应用时的抖动需求，以实现更高速率、更大带宽的高速以太网和光传输设计，Silicon Labs公司推出了性能更佳的Si5395P时钟芯片。Si5395P对各个输出做了详细的优化，以更好地降低额外的抖动，本文就将详细说明如何规划各个输出时钟频点以保证高精度时钟输出。
【经验】高性能抖动衰减器时钟芯片Si5326的频率配置问题解析及替代方案推荐
Si5326是Silicon Labs推出的基于第三代DSPLL专利技术的高性能抖动衰减器时钟芯片，最近有工程师在做设计时要求Si5326输入为25MHz时钟，2路输出分别是25.8MHz和27.5MHz的3.3V时钟信号，使用DSPLLsim配置时，发现无论该2路时钟位置如何调换，无论如何调整分频比，输出频点都不能同时实现整个两个频点的输出。本文就将解答这一问题并给出替代方案。
抖动衰减时钟芯片Si5381内部有4个独立DSPLL，其中DSPLLB的结构不同于其它的三个DSPLL，请简述各个DSPLL的具体作用？
Si5381内部自带4个独立的DSPLL，其中专门为实现无线基站设备时钟配置的锁相环是DSPLLB，DSPLLB的输出范围最高可达1.47456 GHz，环路带宽范围是10 Hz ~ 100 Hz，支持高速接口JESD204B的DCLK 和 SYSREF时钟处理。其它DSPLLA/C/D可以作为普通时钟发生器DSPLL使用，其输出范围和带宽范围相对DSPLLB要窄，可以作为普通本地总线、交换芯片等设备的参考钟使用。
【经验】使用Si5346数字环路时钟芯片实现DCO功能调整时由于碰到的LOL失锁问题案例
Silicon Labs SI534X系列高性能数字环路时钟芯片在大部分通信设备中都有应用，本文是一家拟使用Si5346实现DCO功能调整时碰到的LOL失锁问题，经过沟通排查问题，已经解决，这个问题虽然是个设置小问题，但是很容易被忽视。
【应用】10路差分输出！DSP时钟电路中少不了这款时钟发生器
SI5341最大能支持10路差分输出，低抖动，完全满足DSP所需的时钟性能需求。
【技术大神】论时钟电路设计中时钟芯片的重要性
在时钟选型和设计中除了要特别注意时钟的参数、性能、可靠性，同时还需要注意时钟的原理设计、EMI设计以及PCB走线，只有这样才能设计出一款好的产品。
【技术大神】Femto TD-LTE基站产品时钟设计注意要点
本文讲的是基于Si5338芯片的Femto TD-LTE基站产品的时钟设计项目，该芯片是一款支持iic管理的4路时钟生成器芯片，该芯片可以输出0.16MHz至350MHz任意频率时钟信号。
【应用】无线基站专用时钟芯片，可输出最高至712.5MHz任意频率时钟信号
Silicon Labs Si5386时钟芯片均实现XTAL内置，在节省客户PCB空间的同时，有效的消除分离器件带来的噪声影响。
电子商城
现货市场
服务
提供CE测试服务，通过晶体回路匹配分析，给出测试报告。支持EPSON所有MHz无源晶体、32.768KHz晶体。支持到场/视频直播测试，资深专家全程指导。
实验室地址： 深圳/上海 提交需求>
测试范围：扬兴晶振全系列晶体，通过对晶体回路匹配分析，调整频率、驱动功率和起振能力，解决频偏、不起振、干扰、频率错误等问题。技术专家免费分析，测完如有问题，会进一步晶振烧录/修改电路。
实验室地址： 深圳 提交需求>
授权代理品牌：集成电路
授权代理品牌：分立元件
授权代理品牌：接插件及结构件
授权代理品牌：部件、组件及配件
授权代理品牌：电源及模块
授权代理品牌：电子材料
授权代理品牌：仪器仪表及测试配组件
授权代理品牌：电工工具及材料
授权代理品牌：机械电子元件
授权代理品牌：加工与定制
我要提问