【应用】Silicon Labs为Altera FPGA提供时钟解决方案
SILICON LABS提供广泛的频率灵活的抖动衰减时钟,时钟发生器,时钟缓冲器和振荡器产品,使硬件设计人员能够简化时钟合成和分配。Silicon Labs时钟使用专有的DSPLL和MultiSynth技术生成低抖动的任何频率/格式组合。 时钟缓冲器提供集成的格式/电压电平转换,并且符合PCIe标准。
时钟芯片的特性
任意频率合成
超低抖动
更少的外部器件
更少、更可靠的交付时间
高电源抑制比
Stratix V GX FPGA的时钟参考设计方案如下所示:
Altera参考设计方案
- |
- +1 赞 0
- 收藏
- 评论 0
本文由LinearCirct翻译自Silicon Labs,版权归世强硬创平台所有,非经授权,任何媒体、网站或个人不得转载,授权转载时须注明“来源:世强硬创平台”。
相关推荐
一个使用无线专用去抖时钟芯片Si5386配置JESD204B接口时钟延时的应用案例
Silicon Labs公司的无线专用去抖时钟芯片Si5386集成DSPLL核心技术的JESD204B去抖时钟芯片,广泛用于无线基站设备中,用来消除由于离散的VCXO和环路滤波器组件带来的额外噪声。本案例就是一个实现4对延时调节功能JESD204B的DCLK/SYSREF配置的例子。
【应用】相干光模时钟芯片SI5342H用于200G相干模块,采用DSPLL技术满足高速需求
对于采用双DSP方案实现的200G相干光模块,推荐使用Silicon Labs的专用相干光模时钟芯片SI5342H,支持最高2.75GHz频率输出的时钟信号,采用核心的DSPLL技术,最高支持2路高频率时钟输出,自带2个时钟域(2个小数分频器),可以方便2个高速时钟的输出。
【应用】芯科科技提供基于Xilinx 处理器+Si5388/9时钟芯片的IEEE1588整体解决方案,助力5G开发
为了满足5G网络对每个节点更高的时钟同步要求,IEEE1588时钟协议也成为了5G网络上各个节点的必备需求。芯科科技推出了自己的基于Xilinx 处理器(1588 stack)加 Si5388/9(servo)的1588的整体解决方案。芯科科技把自己的Servo部分控制协议固化到自己的Si5388芯片中,同时借用了Xilinx的FPGA来运行自己的ToD部分的处理协议。
一款适合IEEE 1588V2的专用时钟芯片
Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348,这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求,完美实现IEEE 1588 V2协议。
【成功案例】SI52112双路PCIE时钟芯片在工业通信中的应用,支持PCIE1.0,2.0,3.0
在工业通信中CPU和交换芯片通常采用PCIE接口,就需要两对100M的差分时钟,我们在选取双路PCIE时钟时需要考虑稳定性,价格,货期,对比了IDT,Pericom,最后选取Silcon labs的SI52112。SI52112双路PCIE时钟芯片,支持PCIE1.0,2.0,3.0,具有低功耗HCSL差分输出缓冲器,具有很低的EMI,工业级温度,在-40~+85度下可靠运行,具有小尺寸封装。
【经验】无线时钟芯片SI5386的XAXB_ERR告警问题如何解决?
SI5386是Silicon Labs公司一款经典的无线时钟芯片,日前某客户在使用SI5386时,碰到了一则XA/XB的告警问题,问题现象是使用SPI接口对SI5386做初始化后,检查输出端没有正常时钟输出。本文就将分析并解决该问题。
【产品】抖动率低至0.3ps的去抖时钟芯片Si5326在光模块中的应用
去抖是光模块接收中极其重要的设计之一。Silicon labs的去抖时钟芯片Si5326采用DSPLL专利技术,输出频率抖动最小可以达到0.3ps,因此常被用于光模块接收器当中用来做去抖设计。
【经验】无线去抖时钟芯片Si5386相邻输出信号串扰问题解决方法
Si5386是Silicon Labs公司推出的无线去抖时钟芯片,被广泛应用于电信传输网、基站、数据中心等。在实际应用中,通过Clock Builder Pro软件对SI5386输出时钟配置时,如果相邻输出之间带宽小于20MHz,会有警告提示存在输出串扰问题。本文详细介绍这个问题的解决方案。
【经验】无线时钟芯片SI5386的free run和holdover功能应用注意事项
SI5386是Silicon Labs一款非常经典的无线时钟芯片,已经在多个基站设备(如RRU)中有大量的成熟应用。日前有工程师反馈一则holdover功能问题,记录频率数据时出现了接近200Hz的频点偏差。本文将具体分析并解决该问题。
【经验】Silicon Labs时钟芯片Si5332更改时钟输出频率的方法
Silicon Labs推出的Si5332任意频率的时钟发生器提供最高级别的集成,实现在 10/25/100G 数据中心、通信和工业应用程序中的完整时钟树整合。该芯片输出频率范围为5~ 333.33 MHz,具有 175fs 典型值的抖动性能,根据封装不同有 6路、8路、12路-时钟输出。它既可以工厂预先编程,也可以通过I2C接口,进行系统内编程。
【产品】更适合IEEE 1588设计的超低抖动时钟芯片SI5388/SI5389
Silicon Labs在充分调研了各大设备商的IEEE 1588产品设备后,实时发布了另外一款支持最新IEEE 1588协议的时钟芯片SI5388/SI5389,并且在全球主流的通信设备厂家配合Xilinx、Intel等平台进行了完整的同步测试。
【经验】去抖时钟芯片SI5347的软复位寄存器应用注意事项
SI5347是Silicon Labs公司的去抖时钟芯片,SI5347裸片上电时需要初始化,在使用中也经常进行时钟的实时调整,因此会使用到软复位以使配置生效。不过有些场合功能寄存器修改是不需要进行软复位就生效的,本文就主要分析这两种情况。
芯科Silicon Labs低抖动时钟芯片 | 晶体振荡器 | 压控振荡器 | 时钟发生器 | 时钟缓冲器
芯科科技Silicon Labs时钟芯片代理商世强,提供Silicon Labs低抖动时钟芯片参数选型服务,芯科低抖动时钟芯片供应服务,芯科低抖动时钟芯片资料。业界抖动系数超低的低抖动时钟芯片,包括XO/VCXO晶体振荡器/压控振荡器、Clock/JA Clock时钟发生器、Buffer时钟缓冲器。推荐Si53xx系列,Si5342H,Si5344H,Si5347,Si5332,Si5381。
【经验】Silicon Labs时钟芯片Si5332写入配置寄存后无频率输出解决方法
Si5332是Silicon Labs公司推出的任意频率的时钟发生器,被广泛应用于消费电子、电信传输网、基站、数据中心等。该芯片输出频率范围为5~333.33 MHz,具有175fs典型值的抖动性能,同时该芯片具有任意频点输出、可内置多组频率计划等特点。在应用中,Si5332在写入配置寄存器后,没有频率输出,该如何解决呢?本文将详细讲解。
【经验】超低相位噪声抖动衰减时钟芯片Si5382如何输出同步使能?
Si5382是Silicon Labs超低相位噪声抖动衰减时钟芯片,为每个输出端口时钟提供单独的使能OE控制bit位和外部全部输出使能控制引脚,没有可以同时控制其中几个输出使能的引脚或者寄存器。本文将具体说明如何解决同步使能。
电子商城
现货市场
服务
可支持TI AM335x/AM5718 和NXP iMX6/iMX8芯片定制核心板和计算单板;支持NXP iMX6核心模组X / F / H系列、TI AM335x核心模组X / N / H系列,与兼容的底板组合定制单板计算机。
最小起订量: 1pcs 提交需求>
世强深圳实验室提供Robei EDA软件免费使用服务,与VCS、NC-Verilog、Modelsim等EDA工具无缝衔接,将IC设计高度抽象化,并精简到三个基本元素:模块、引脚、连接线,自动生成代码。点击预约,支持到场/视频直播使用,资深专家全程指导。
实验室地址: 深圳 提交需求>
登录 | 立即注册
提交评论