【经验】在高速开关碳化硅场效应管（SiC FET）中接入RC缓冲电路，能有效解决高速开关损耗以及振铃效应

高速开关宽禁带半导体器件的出现大大提高了诸如有源整流器、LLC谐振桥式变换器、移相全桥变换器和双有源全桥变换器等一系列功率变换电路的功率密度。在诸如电动汽车和叉车的电池充电器、太阳能逆变器和电源等注重功率密度的场合，这些电路构成了实现高效AC-DC变换和DC-DC变换的主要拓扑。使用诸如TO247-4L，D2PAK-7L这些高级封装的器件能够最好地支持这些设备工作在高开关频率，这些封装具有开尔文栅极驱动回路。但通常由于供应链原因，用户不得不使用例如TO247-3L，TO220-3L和D2PAK-3L等标准封装，这些封装的共源电感比较高。

UnitedSiC率先推出了基于共源共栅结构的SiC JFET，其阈值电压为5V以及+/-25V宽栅极驱动电压工作范围，从兼容性来讲，该器件能够很简便替换包括Si MOSFET，IGBT以及SiC MOSFET等器件。这些器件本身具有非常快的开关速度，并具有出色的体二极管特性，然而这也意味着超高的电流变化率（di/dt）。为了给客户提供各种不同的选择，UnitedSiC推出的UJ3C系列虽然开关速度较慢、损耗较高，但更容易使用在较旧的三引脚封装中。此外，开关速度更快的UF3C系列使用了具有开尔文连接栅极回路的封装，例如TO247-4L和D2PAK-7L，该系列能够提供最佳的开关性能。对于仍需使用诸如TO247-3L，D2PAK-3L和TO220-3L等标准三引脚封装，且需要保证硬开关电路中损耗低于UJ3C系列的客户，UnitedSiC提供了基于UF3C系列的小型RC吸收电路设计，用于应对关断时的高电流变化率（di/dt）。

宽禁带场效应管给我们熟知的RC缓冲吸收电路带来了新的变化。由于器件的输出电容非常低，相对较小的缓冲电容值对改善过冲、抑制栅极振荡和改善EMI具有很大影响。测量得到的吸收电路的损耗远小于文章（Correct Snubber Power Loss Estimate Saves the Day）所给出的f *CV2。随着开关时电压变化率（dV/dt）的上升，缓冲电路的损耗增加，但是也可以使用更小的缓冲电路来补偿。

实际上，开通损耗和关断损耗Eon+Eoff增加3-5%就能够显著的改善开关波形。因此，缓冲电路的损耗相对于额定值为0.25W至2W的表面安装元件来说已经足够的小。UnitedSiC还证明了使用缓冲电路可简化与许多SiC开关器件制造商兼容的设计工作，并使电路设计（尤其是高度并行配置的设计）更能兼容布局问题。在电路板中添加这个缓冲吸收电路是非常有益处，因为该电路在能够在有需要的时候从源头上降低电磁干扰（EMI），且不需进行重大的设计变更并且不会导致产品发布延迟。

基于半桥结构这一典型应用，本文介绍了在开关速度快的SiC器件的漏极和源极之间接入RC缓冲吸收电路的优势，解决了如何抑制过多的电压冲击和振铃噪声的问题。虽然通过优化PCB布局能够减小寄生电感，但由于电路板限制或者产品发布时间的限制，可能常常都做不到这一点。此外，常用的控制开关速度方法是使用较高的栅极电阻，但这一方法会导致开关损耗和延迟时间增加。因此本文介绍了一种将RC缓冲吸收电路使用在高速碳化硅开关器件的实用方案，该方案通过了双脉冲测试的结果验证。为了帮助用户计算缓冲电路中电阻的额定功率，缓冲电路的损耗经过非常精确的测量，本文还分析了缓冲电路在软开关和硬开关应用下的优势，这些分析最后汇总成了一篇简明的应用经验分享。

2.缓冲电路损耗

在半桥结构中，典型的RC缓冲吸收电路如图1所示。该电路由串联的缓冲电容Cs和缓冲电阻Rs的构成，负载电感L表示感性负载。在给负载电感L提供能量时，高容值的直流支撑电容用以保持直流母线电压。Cd是功率环路去耦电容，通常是陶瓷电容，该电容靠近半桥侧以最小化瞬态切换时功率回路的电感值。CT是电流互感器。

图1.基于RC缓冲电路的两管双脉冲测试原理图(a)硬开关(b)软开关

对于一个基本的RC缓冲电路来说，有两个主要问题需要考虑，一个是额外的开关能量损耗，一个是缓冲电阻Rs的额定功率。加入缓冲电容Cs会导致额外的导通损耗Eon，同时降低关断损耗Eoff。当双脉冲电路中的低边场效应管（被测器件）导通时，位移电流给高边的Cs充电和低边的Cs放电时在被测器件中产生了额外的损耗，这一损耗取决于缓冲电容Cs相对于场效应管输出电容比值的大小。在关断时，随着电压变化率（dV/dt）上升，位移电流从场效应管换流至缓冲通路（Cs-Rs），从而减小场效应管的交叠损耗。

现在，如果不使用缓冲器，则需要大幅降低SiC器件的速度，以防止漏源极电压（VDS）尖峰和关断瞬态期间产生振铃。但是，如第四节所示，带缓冲电路的UF3C120040K3S的总体损耗能够达到最低。换而言之，要达到高效率与抑制振荡，使用具有缓冲吸收电路且高速切换场效应管所增加的损耗得低于没有缓冲电路且低速切换场效应管所造成的损耗。只要将缓冲电路设计得当，高开关速度、高效率以及平滑的开关波形可以同时实现。

对于像LLC谐振桥式变换器、移相全桥等软开关方面的应用，缓冲电容Cs的能量在零电压开关（ZVS）期间被回收，而且软开关倾向于高开关频率，因此不建议使用缓冲电阻Rs。对于如图1所示使用半桥结构，当接入感性负载时，低边关断产生的电压变化率将在高边缓冲电容引入放电电流，这将会减少低边关断电流从而减少关断损耗Eoff。

文章（Correct Snubber Power Loss Estimate Saves the Day）阐明了理想的方波漏源电压VDS波形与实际中在有限上升时间下的漏源电压VDS波形两种情况下缓冲电阻Rs损耗计算的差异。常用的计算方法f*CV² 高估了缓冲电阻Rs的损耗。这是因为在实际的漏源电压VDS波形中，缓冲电容Cs并不是在恒定电压充电或放电。实际工作过程中的电压变化率（dV/dt）对f*CV² 这一方法估算的精度有很大影响，因此最好直接测量缓冲电路的损耗。

图2.使用缓冲电路的测试波形图(a)UF3C120040K4S关断波形(b)缓冲电阻Rs电压在关断时波形(c)UF3C120040K4S开通波形(d)缓冲电阻Rs电压在关断时开通波形通道1：缓冲电阻电压(20V/div)；通道二：漏极电流(20A/div)；通道三：栅源极电压VGS(10V/div)；通道四：漏源极电压VDS(200V/div)(实验条件：VDS 800V，ID 50A，125°C，VGS 20V/-5V，Rgon 50Ω， Rgoff 33Ω，缓冲电容Cs 115pF，缓冲电阻Rs 10Ω)

在图2中，UF3C120040K4S双脉冲测试的实验结果显示了在50A负载电流下Rs上的实际电压。UF3C120040K4S是采用开尔文源极连接的4引脚TO-247器件。它是UnitedSiC产品系列中开关速度最快、效率最高的一种。缓冲电阻Rs的损耗计算是通过I²R在一个开关周期进行积分，开关周期包括开通和关断瞬间。

图3比较了实测的缓冲电阻Rs损耗与常用估值方式CV²下的缓冲电阻Rs损耗。对于感性负载条件下的关断瞬间，缓冲电容Cs的充电电压不恒定导致了这两者较大的差异。流过缓冲电阻Rs的电流是由Cs*dV/dt决定的。因此Rs损耗是由负载电流决定的，高负载电流导致了较快的电压变化率（dV/dt）从而有更多的电流流过了缓冲电阻Rs。

图3.测量所得UF3C120040K4S缓冲电阻Rs损耗与传统计算方式CV²的比较

3.双脉冲测试（DPT）设置

在图1中，双脉冲测试的原理图可用于研究缓冲电路的影响。如图4所示，缓冲电容Cs和缓冲电阻Rs安装在离高边器件与低边器件很近的位置。在半桥结构中，高边（HS）和低边（LS）的位置上使用了同样的场效应管。高边和低边都通过陶瓷加热器加热到125°C。与低边器件使用了相同的关断电阻（Rgoff），高边器件的漏源电压VGS始终保持-5V。

图4.在高端和低端设备上使用并联缓冲电路进行双脉冲测试

所有的测试波形都是在低边测得的，在测试中使用的示波器是Tektronix MDO4104B-6，漏源电压VDS是使用Pomona 6498（400MHz）型电压探头测量，被测器件的漏极电流在源极用一个双级电流互感器来测量。该互感器包含匝比为1：10的铁氧体电流互感器，以及一个Pearson 2878 （70MHz）型电流互感器。小的1：10电流互感器使用铁氧体磁芯(TC9.5/4.8/3.2-3E27)绕制而成。

4.硬开关效果

本节说明了在硬开关条件下使用缓冲电路的好处与取舍。使用并联的RC缓冲吸收电路目的在于减少在关断过程中的电压尖峰和大电流时的振铃。如第二节所说，相较于使用高阻值栅极电阻（Rgon/Rgoff）减慢开关速度的碳化硅SiC，这种方法的线路损耗要更低一些。图5比较了三家碳化硅制造商旗下器件的开通损耗（Eon）和关断损耗（Eoff），这些器件都是1200V耐压，40mΩ的导通电阻。如图1所示，电流的测量包括器件的漏极电流和缓冲电路电流。因此，图5中UF3C120040K3S的损耗值也包括了缓冲电路的损耗。表1则总结了测试条件。

表1.四款碳化硅场效应管器件的双脉冲测试条件."X"表示未使用缓冲电路

如图5所示，对于三引脚封装的TO-247-3L的高速开关器件，从中负载到重负载情况下使用缓冲电路的开关损耗会更低。对于TO-247-4L封装的UF3C120040K4S，因为该器件是4引脚开尔文器件，其开关损耗最小，并且其缓冲电路使用较小的缓冲电容Cs。

图5.在VDS=800V，VGS=-5V条件下，耐压1200V导通电阻40mΩ的碳化硅器件之间硬开关损耗Eon与Eoff的比较

图6显示了快速开关SiC器件（UF3C120040K3S TO247-3L）在关断时使用RC缓冲电路后VDS和VGS波形，其波形相较于未使用RC缓冲电路有所改进。其中VDS尖峰和振铃大幅减小。通道一显示了低边器件上缓冲电阻Rs的电压。

图6.(a)UF3C120040K4S未使用缓冲电路的关断波形(b)UF3C120040K4S使用缓冲电路的关断波形.实验条件：VDS 800V，ID 50A，VGS -5V， Rgoff 33Ω.通道二：漏极电流(20A/div)；通道三：栅源极电压VGS(10V/div)；通道四：漏源极电压VDS(200V/div)

所以在使用诸如UF3C系列的快速SiC器件时，配合缓冲电路能够在不引入额外电压过冲与振铃的前提下减小满载时的整体损耗。这样做法的代价是缓冲电路损耗会降低轻载时的效率。软开关时的关断损耗与硬开关时的有所不同。

5.软开关效果

对在软开关应用，正常工作时零电压开通使得开通损耗Eon相对于关断损耗Eoff来说可以忽略不计。在硬开关时，关断损耗一部分的能量储存在输出电容与缓冲电容中。然后，在下一次开启瞬态期间，该能量会在器件通道中耗散。但是，在软开关中，该能量将会被回收并传递到负载中。因此，软开关实际的关断损耗应排除硬开关时关断损耗所测量的输出电容与缓冲电容Cs的能量。图5比较了三家碳化硅制造商旗下器件实际的开通损耗（Eon）和关断损耗（Eoff），这些器件都是1200V耐压，40mΩ的导通电阻。输出电容的能量记为Eoss，缓冲电容能量记为Ecs。为了完全回收缓冲电容Cs的能量软开关条件下的缓冲电阻应该与图1b中的功率环路去耦电容Cd放置一起。

图7.在VDS=800V，VGS=-5V条件下，耐压1200V导通电阻40mΩ的碳化硅器件之间软开关损耗Eoff的比较.软开关Eoff的计算为双脉冲测试下的Eoff减去(Eoss+Ecs)

6.结论

为了减低标准TO封装器件的电压过冲和振铃，使用者需要减慢快速开关碳化硅场效应管的开关速度或者使用缓冲电路。UnitedSiC已经展示了缓冲电阻的损耗比传统估算的f *CV2要低得多。基于UnitedSiC的场效应管的输出电容，进一步证明非常小的缓冲电容也能够抑制电压过冲。这使得缓冲电路的损耗小得足以允许使用常规的表面安装元件，即使使用单个额定为50A，800V的场效应管时也能够满足。将UnitedSiC的快速开关器件（UF3C系列）与RC缓冲电路配合使用，可以在控制开关电压尖峰和振铃的同时最大程度地平衡最小化开关损耗，这一方案绝对优于仅通过外部栅极电阻慢速器件开关速度。