时钟树设计原则你还不造 来get一下吧

在高性能应用中，例如通信、无线基础设施、服务器、广播视频以及测试和测量装置，当系统集成更多功能并需要提高性能水平时，硬件设计就变得日益复杂，为系统提供参考时序的板级时钟树也走向这种趋势。在进行时钟树设计时，“一成不变”的策略并不适用，优化时钟树以满足性能和成本的要求取决于多种因素，包括系统架构、集成电路（IC）时序需求（频率、信号格式等）和终端应用的抖动需求。

参考时序 - 何时使用晶体或时钟

第一个设计原则是理清硬件设计的参考时钟需求，并选择用于系统中处理器、FPGA、ASIC、 PHY、DSP 和其他组件的参考时钟类型。如果IC已集成振荡器和片上锁相环 （PLL）用于片内时序，那么通常可以使用石英晶体。石英晶体具有成本效益，因其优异的相位噪声特性而被广泛使用， 他们放在靠近IC的地方，以简化电路板布局。然而，晶体的缺点之一是在整个温度范围内频率有显著变化，超出许多串化器/并化器（SerDes） 应用中高精度ppm 等级的稳定性需求。在许多要求高稳定性的高速 SerDes 应用中，推荐使用晶体振荡器（XO），因其可以确保比无源晶体更可靠的稳定性。当需要多个参考频率时，通常使用时钟发生器和时钟缓冲器。在某些应用中，FPGA/ASIC 有多个时钟域用于数据通路、控制平面和存储控制器接口，需要多个特定参考频率。如果 IC不提供晶体输入接口，或者当 IC 需要与外部参考（同步源应用）同步时，又或者当所需高频参考值很难由晶体生成时，时钟发生器和缓冲器也是优先选择。

自由运行对比同步时钟树

 一旦硬件设计确定下来，并且为部分器件选择了晶体，接下来的步骤就是为剩下的时钟选择时序架构：自由运行或同步。对于需要一个或多个独立参考时钟，且没有任何特殊锁 环或同步需求的应用来说， XO、时钟发生器和时钟缓冲器是理想选择。处理器、存储控制器、 SoC 和外围组件（例如， USB 和 PCI Express 转换器）通常使用XO、时钟发生器和时钟缓冲器组合，为自由运行和异步的应用提供参考时序。如果应用需要一到两个定时钟发生器能够合成多个不同频率的时钟，但与由时钟缓冲器加上XO 组成的时钟树相比，牺牲部分抖动性能。时钟缓冲器可以与 XO 参考联合分配多个相同频率的时钟，并且为多输出时钟树实现最低抖动。同步时钟用于需要连续通信和网络级同步的应用，例如光传输网络（OTN）、 SONET/SDH、移动回程、同步以太网和 HD SDI 视频传输。以上应用需要发射器和接收器在相同频率操作。同步所有的 SerDes 参考时钟到一个高精度网络参考时钟（例如， Stratum 3 或 GPS），保证所有节点同步。在这些应用中，基于低带宽 PLL 时钟提供漂移和抖动滤波（抖动消除），以确保网络级同步。在网络线路卡 PLL 应用中，带有压控振荡器（VCO）的专用抖动衰减时钟或分立 PLL 是 SerDes 定时首选的时钟解决方案。为了获得最佳性能，抖动衰减时钟应放置在时钟树末端，直接驱动 SerDes 器件， 时钟发生器和缓冲器可为其它系统提供参考。

图1：时钟树示例

时钟抖动

时钟抖动是时序器件的一个关键指标，因为过多的时钟抖动会影响系统性能。有三种常见的时钟抖动类型，并且在不同的应用中，某种抖动类型可能比另外两种更重要。

•相邻周期间抖动是指任意两个相邻时钟周期之间， 时钟周期的最大差异，通常测量 1000 个时钟周期以上。

•周期抖动是指在大量周期（通常为10000个时钟周期）中，实际周期与理想周期的最大偏差。相邻周期间抖动和周期抖动在计算数字系统的建立和保持定时余量时有一定作用，而且是CPU 和 SoC 器件常见的性能系数。

•相位抖动是高速 SerDes 应用的性能系数。他是噪声功率对信号总功率的比值，是通过 对时钟信号单边带相位噪声所在的偏离载波信号的频带范围进行积分计算而得。相位 抖动在 FPGA 和高速 SerDes 定时应用中非常关键，过度的相位抖动会增加高速串行接。

在时钟树设计和器件选择期间，基于最大抖动性能来评估器件非常重要。一般的抖动规格并不能确保在所有情况下（包括工艺、电压、温度和频率变化）皆能符合性能。 除了额外因素， 最大抖动还包括更全面的规格。 此外，要特别注意确认时序器件数据手册上的抖动测试条件。时钟抖动性能在很多情况下都会变化，包括器件配置、工作频率、信号格式、输入时钟转换速率、供电电源和电源噪声。要尽可能寻求完全符合指定抖动测试条件的器件， 才能确保在更广的操作范围内工作。

时钟和振荡器器件选择标准

一旦基本的时钟树架构确定，下一个步骤是选择器件。表 1 汇总了在自由运行和同步时钟 树设计中时钟和振荡器器件的选择标准。为了降低物料清单（ BOM）成本和设计复杂度，要寻求简化时钟树设计的特性。

 表 1. 时钟器件选择标准

消除时钟树抖动

时钟树设计完成之前，要评估总的时钟树抖动，以保证有足够的系统级设计余量。需要特别注意的是，总的时钟树抖动有效值远低于数据手册中多个组件规格的简单相加。时钟树 的抖动定义如下：

 
其中， T_j=总的抖动有效值，J_n = 单个器件抖动有效值

注意： 如果抖动分布是高斯类型和非相干的， 这个方程可应用于计算总的周期抖动和相位抖动；方程不适用于相邻周期间抖动，那表示是抖动峰值，而不是有效值。

器件抖动Jn可通过数据手册中的抖动规格进行估算，或从相位噪声数据中计算。 SILICON LABS 提供简便的工具 ，把时钟相位噪声转换成抖动。

简化时钟树设计

除了基本的时钟生成和分配之外， 许多时钟还要具备特殊功能。例如，格式/电平转换 （例如 3.3V LVPECL 到 2.5V LVDS）、 不同频率的时钟切换、时钟分频、引脚选择的输出启动控制和为降低电磁干扰（EMI）的 CMOS 驱动强度（输出阻抗）控制。如果采用离散方式设计，实现这些功能将为时钟树设计增加大量成本和复杂性。 Silicon Labs 推出的 Si5330x 通用缓冲器/转换器系列产品，集成格式/电平转换、时钟多路复用、时钟分频 和其他关键的时钟树功能块。上述器件可以用单个时钟缓冲器 IC 取代多个 LVPECL、 LVDS、 CML、 HCSL 和 LVCMOS 缓冲器。除了简化时钟树设计（见图 2）， Si5330x 芯片最大限度的降低 BOM 成本和设计复杂度，简化采购过程，并提高系统性能。

图 2. Si5330x 时钟缓冲器 IC 简化时钟树设计

Silicon Labs 提供业界最广泛的频率灵活的时钟产品组合，包括时钟发生器、时钟缓冲器、 抖动消除时钟和 XO/VCXO。通过这一完整的产品组合，Silicon Labs 提供业界最高性能和集成度的时钟树解决方案。