【经验】解析SiC MOSFET缓冲电路的设计方法

SiC MOSFET作为各种各样的电源应用和电源线的开关元件， 其应用范围在迅速地扩大中。不过，由于开关的时候电压和电流的急剧变化，元件自身的封装电感和周边电路的布线电感影响变得无法忽视， 导致漏极源极之间会有很大的电压尖峰。 这个尖峰不可超过使用的 MOSFET 的最大规格， 对此有各种各样的抑制方法。 在本文中，ROHM将对漏极源极尖峰抑制方法之一的缓冲电路的设计方法进行说明。

漏极源极之间的电压尖峰

漏极源极之间的电压尖峰是由于在 Turn ON 时流过的电流的能量储存在线路和基板布线的寄生电感中， 并与开关元件的寄生电容共振所产生的。 Figure 1.说明尖峰产生时的振铃电流路线。 该图显示了由 High 侧（HS）和 Low 侧（LS） 的开关元件组成的桥梁结构中， 当 LS 元件 Turn ON 时，开关电流 I_MAIN流动的情况。 这个 I_MAIN 通常从 V_SW 流入再通过配线电感 L_MAIN。

接着，当 LS 元件 Turn OFF 时，在 L_MAIN 流动的 I_MAIN 通常会通过接在输入电源 HVdc-PGND 之间的 Bulk 电容 C_DCLINK， 经由 HS 元件和 LS 元件的寄生电容如图中虚线所示流动。此时，在 LS 侧漏极源极之间 L_MAIN 和 MOSFET 的寄生电容 C_OSS（C_DS+C_DG）之间发生谐振现象，在漏极源极之间产生尖峰。 该尖峰的最大值 V_{DS_SURGE} 如下式所示(*1)， 其中 V_HVDC 表示HVdc 端的电压， R_OFF 表示 MOSFET Turn OFF 时的电阻。 

Figure 2.为使用 ROHM 的 SiC MOSFET (SCT2080KE) 在Turn OFF 时的电压尖峰波形。 HVdc 电压为 800V 时， V_{DS_SURGE}为 961V， 振铃频率约为 33MHz。使用方程式（1）根据该波形计算出 L_MAIN 约 110nH。

接下来， 在电路中添加 Figure 3.所示的缓冲电路 C_SNB， 事实上 L_MAIN 被去除掉的 Turn OFF 电压尖峰波形即为 Figure 4 所示波形。

这个时候电压尖峰降低了 50V 以上(约 901V)， 振铃频率也变大为 44.6MHz，可知包含 C_SNB 在内的电路网中的 L_MAIN 变小了。同样，使用式（1） 可算出 LMAIN 约为 71nH。本来， 希望将线路布局设计为配线电感最小化,但通常优先考虑的是元件的散热设计， 因此布线设计不一定理想。因此通过尽可能在开关装置附近布置缓冲电路， 以形成旁路电路， 将电压尖峰产生的源头——布线电感最小化， 还可以吸收积蓄在布线电感中的能量。这样就可以将开关元件的电压钳位住，缩小 Turn OFF 电压尖峰。

缓冲电路的种类与选定

缓冲电路分为由电阻、线圈和电容器等被动部件组合的电路，和包含半导体元器件的主动电路。 (*1） 本应用笔记将对无需控制、成本优良的电路方式进行说明。

Figure 5.为缓冲电路示例。 MOSFET 桥式结构的上下部连接了电容 C_SNB 的 C 缓冲电路(a)， 在各开关元件的漏极源极之间连接电阻 R_SNB 和电容 C_SNB 的 RC 缓冲电路(b)， 在 RC 缓冲电路中追加二极管的放电型 RCD 缓冲电路(c)， 将放电型 RCD缓冲电路的放电路径变更而成的非放电型 RCD 缓冲电路(d)。

为了更好地发挥其的效果，必须将这些缓冲电路尽可能布局在在开关元件的附近。
(a)零件数目少,但必须连接到桥式结构的上部和下部之间，因此缺点是线路会变得较长， 因此通常不是用分立元器件，而是多用 2 in 1 的分立元器件模块。
(b)可在各开关元件附近能布局缓冲电路， 不过，必须确保每次元件 Turn ON 时 C_SNB 中积存的全部能量均由 R_SNB 消耗掉。因此，当开关频率变高时， R_SNB 所消耗的电力可能会变为数 W，而 C_SNB 很难很大，所以抑制尖峰的效果也会变得有限。 此外，R_SNB的尖峰吸收能力有限， 因此抑制效果也会受限。

（c） 的 R_SNB 消耗的电力与(b)相同,但因为只经由二极管吸收尖峰，比起(b)的吸收效果高、更实用。但是，需要注意使用的二极管的恢复特性，因为吸收尖峰时的电流变化大， 需要极力减少缓冲电路的配线电感。另外， 如果将 R_SNB 与 C_SNB 并联，在动作上也是相同的。

（d）的 R_SNB 只消耗 C_SNB 所吸收的电压尖峰能量， C_SNB 所积蓄的能量不会每次开关都充分释放出来。因此，即使开关频率加快， R_SNB 的消耗功率也不会变得很大， 可以将 C_SNB 增大，大幅提高电路的抑制效果。但样线路布局变得复杂，如果不是4 层以上的基板，布线会极为困难。

如上所述，这里介绍的缓冲电路各有长短，需要根据电源电路结构和转换功率容量选择最佳的缓冲电路。

下面说明一下各个缓冲电路的设计方法。

Ｃ 缓冲电路的设计

Figure 6.所示的 C 缓冲电路是通过 C_SNB 吸收 L_MAIN 积蓄的能量。因此， 在缓冲电路中形成的 L_SNB 必须比 L_MAIN 小。 由于 C_SNB中积蓄的能量基本不放电，静电容量越大电压尖峰抑制效果变好,但使用的电容器的等价串联电感(ESL)也必须考虑到 L_SNB中。一般来说，电容器的尺寸越大 ESL 越大，在选择静电容量时要注意。

为了将 L_MAIN 中积蓄的能量全部用 C_SNB 吸收， 需以算式(2)所示静电电容为依据选定电容。

RC 缓冲电路的设计

Figure 7.所示为 RC 缓冲电路动作时的电流路径。

与 C 缓冲电路一样， C_SNB 的数值由算式(2)决定，而 R_SNB 的参考値根据算式(3)求得。

决定 R_SNB 之后，以算式(4)计算出 R_SNB 的消耗功率， 选定功率满足要求的电阻。

对于 RC 缓冲电路， 算式(4)追加了第二项，因为 f_SW 或 V_HVDC越高 R_SNB 所消耗的电力越大， P_SNB 太大导致电阻选定困难时，必须降低 C_SNB 的静电容量值重新计算。

另外，为了 RC 缓冲电路充分吸收电压尖峰， R_SNB 和 C_SNB 的谐振频率ω_SNB 必须比电压尖峰的谐振频率ω_SURGE 低很多，需要结合算式(5)所示的 RC 缓冲电路的谐振频率ω_SNB 来确认。

放电型 RCD 缓冲电路的设计

放电型 RCD 缓冲电路的设计基本上与 RC 缓冲电路相同。 只是由于是通过二极管吸收的尖峰， 所以不需要通过算式(5)确认谐振频率。并且， 二极管必须选定为恢复电流小的型号。

非放电型 RCD 缓冲电路的设计

非放电型 RCD 缓冲电路与放电型 RCD 缓冲电路不同， R_SNB消耗的电力仅限于电压尖峰的能量，用于抑制容许损失的 R_SNB的选择范围很广。因此可以增大 C_SNB 的静电容量，提高钳位的效果。

C_SNB由算式(2)决定， R_SNB由算式(3)决定,而 R_SNB的消耗功率由算式(6)决定，没有算式(4)中包含 C_SNB 及 fsw 的第二项。 因此，由 C_SNB 或 fsw 产生的消耗功率增加基本没有，能选择大的静电容量的 C_SNB，不仅仅缓冲电路的钳位效果更好， 还能对应fsw 的高频化。

Figure 8.所示为非放电型 RCD 缓冲电路动作时的放电路径。因为上臂的尖峰朝向 PGND、下臂的尖峰朝向 HVdc，放电流经由 R_SNB 流动， 不那么受线路电感影响。另一方面， 连接到MOSFET 的漏极源极之间的布线电感 L_SNB 因为电流变化大， 电感值需要尽量小。

Figure 9 是对非放电 RCD 缓冲电路使用 ROHM 评估基板（P02SCT3040KR-EVK-001）进行效果验证的测试电路(a)和波形(b)，该评估基板使用了 ROHM 的 SiC MOSFET（SCT3080KR）。R_{G_EXT}为 3.3Ω, HVdc 为 800V，漏极电流 I_D为约 70A 时的Turn OFF 波形。当不连接缓冲电路时，电压尖峰高达 1210V，添加缓冲电路后降低为 1069V， 减少了约 12%。

Figure 10.是对比 Buck Converter 的变换效率的图表。 表示输入电压 400V， 输出电压 200V， R_{G_EXT} 6.8Ω， 振荡频率100kHz 这一条件下的效率。

当负载功率在 1kW～ 4.8kW 之间变化时， 约 4kW 以下无缓冲电路的情况下的效率提高了最大 0.4%，另一方面，在 4kW以上有缓冲电路情况下则效率提高了 0.15%。 这是因为负载功率变大的话电压尖峰造成的功率损失变大，于是缓冲电路的尖峰抑制造成的开关损失就减少了。

封装不同而造成的电压尖峰差异

最后说明的是， Turn OFF 尖峰根据封装的不同而有差异。

Figure 11.是 ROHM 的 SiC MOSFET 的代表性封装,(a)是被广泛采用的 TO-247N(3L)， (b)是近几年渐渐扩大采用的用于驱动电路的源极端子(即所谓的开尔文接法)的 TO-247-4L。

4L 型与 3L 型相比， 改变了驱动电路路径，使开关速度加快。由于这个原因， Turn ON 电压尖峰和 Turn OFF 电压尖峰变得更大。

Figure 12.为 3L 类型和 4L 类型的 Turn OFF 电压尖峰的对比波形。 V_DS＝ 800V、 R_{G_EXT}＝ 3.3Ω、 I_D＝ 65A 时的 Turn OFF波形，漏极源极间电压尖峰 3L 类型为 957V，而 4L 类型则为1210V。

如 Figure 7.和 Figure 8.所示， 由于该尖峰产生的 V_DS 振铃不仅流过 C_DS， 也流过 C_DG 和 C_GS， 使 MOSFET 的栅源电压 V_GS产生预期之外的电压尖峰，并有可能超越 V_GS 的规格。 关于 V_GS的电压尖峰抑制方法这里由另外的应用笔记(*2)说明。 当该笔记所记录的方法抑制效果不足时，在漏极源极之间附加缓冲电路也是抑制 V_GS 尖峰的有效手段。

如上所述，桥式电路中的 MOSFET 的栅极信号在 MOSFET之间相互关联、动作， 并在栅极源极之间产生预料之外的电压尖峰， 其抑制方法需要考虑基板的线路布线，根据情况不同采取不同的对应。