【经验】高性能抖动衰减时钟倍频器Si5347、Si5346在DCO应用上的增益和输出频率的计算
Si5347、Si5346是SILICON LABS的一款集成了DSPLL的高性能抖动衰减时钟倍频器,每个DSPLL都可以在任何器件的输出上提供低抖动时钟信号,以及提供100fs以下典型抖动性能的任意频率转换。同时,还可通过串行接口对非易失性存储器进行在线编程,因此可始终以已知配置启动。通过改变单独的反馈M分频器,可在Si5347、Si5346上实现DCO数控振荡器的功能,实现方式有下面两种方法。
1.通过串口直接写入M分频器(DSPLL反馈)寄存器的M_NUM_PLLz。
2.使用频率递增(FINC)和频率递减(FDEC)引脚或寄存器位更改M_NUM_PLLz,由内部FSTEPW参数定义的小步长M分频器的长度。
而输出频率的计算如图1的定义,其中z是PLL索引A,B,C或D。
图1
将Mz替换为Mz_NUM / Mz_DEN可得图2的表达式,其中P是所选输入的P分频器值,R是通过写入Mz_NUM控制的输出时钟的输出R分频器值,Fin是进入PLLz的时钟输入频率(以Hz为单位),Fout表示连接到DSPLLz的所有输出时钟的频率。
图2
当M_DEN保持不变时,M_NUM将会被更改,且输出频率变化将是线性的。但如果改变Mz_DEN,输出频率变化将不是线性的。所以,将M_NUM移到等号左侧,得到图3的斜率表达式,Delta_Fout_LSb是以Hz/ Mz_NUM作为最低有效位(LSB)的分辨率。该斜率是LSbit变化的DCO增益。
图3
DCO增益也可以表示为M_NUM/LSB ppm,如图4所示,其中Fout和Fin以相同的单位表示。
图4
同样,以M_NUM/LSB ppb表示的DCO增益为,如图5所示。
图5
到这里,我们就得到了图3,图4,图5这三个关于DCO增益的重要公式。假如需要配置PLLA的输出频率,只需要配置Fin Fout的频率,所选输入的P分频器值和输出时钟的输出R分频器值,以及MA_DEN 的数值即可得到Delta_MA_Num。将这个数值乘以原始的MA_NUM即可得到最新的Delta_MA_Num,再将原始的MA_NUM减掉最新的Delta_MA_Num即可得到要写入到Si5347、Si5346的 Ma_NUM,并且在每次写入 Ma_NUM后,都要写入一次0x0420 = 1,这样M分频器才算是有效写入,进而产生DCO增益。
- |
- +1 赞 0
- 收藏
- 评论 0
本文由小龙人翻译自Silicon Labs,版权归世强硬创平台所有,非经授权,任何媒体、网站或个人不得转载,授权转载时须注明“来源:世强硬创平台”。
相关推荐
【经验】抖动衰减器Si5345如何匹配选择8K单端输入时钟信号?
Silicon Labs的Si5345的输入时钟最低频率刚好是8kHz信号,通常对于这个最低频率的处理,需要特别注意。很多应用时会直接采用直流耦合的方式进行匹配,但是对于Si5345来说,这个8k不能简单直接使用DC耦合。通常8kHz时钟信号在通信吕一般由两种,一种是正常的占空比40~60%之间的时钟信号,还有一种是占空比远远小于1%的窄脉冲时钟信号,这两种时钟信号的处理实际应用是完全不同的。
如何实现SI5342、SI5344和SI5345抖动衰减器锁相环动态调整?
Silicon Labs的超高性能抖动衰减器SI5342/SI5344/SI5345已经在通信客户中获得大量的应用。Silicon Labs SI5342/SI5344/SI5345时钟发生器内置Silicon Labs第四代专利锁相环DSPLL,自带I2C、SPI可编程接口,能够实现用户在线编程改变输出频率,实现在线调试和频率更新。本文讲述了实现抖动衰减器锁相环动态调整的方法步骤。
【经验】秒懂噪声源时钟树——添加抖动衰减器动机及对时钟树抖动估计的影响探讨
在本单元秒懂时钟系列——噪声源时钟树第1部分案例,Silicon Labs将超越原型或“标准”时钟树。本文将对添加抖动衰减器的动机及其对时钟树抖动估计的影响进行讨论。
【产品】四路独立DSPLL超低抖动衰减器,简化设计复杂度
针对Si5347-B版本实际应用过程中碰到的Bug和客户提出的应用需求,Silicon Labs最新推出了一款可用于在8kHz~750MHz输入时钟抖动衰减时钟发生器Si5347-D,其实用的可编程延时调节、精准的缓变率调节及可配置的自由振荡模式等功能大大简化了系统设计的复杂度。
Silicon Labs(芯科科技) Si5345, Si5344, Si5342系列抖动衰减器/时钟倍频器 参考手册
型号- SI5345A-B-GM,SI5344C-B-GM,SI5345D-B03700-GM,SI5345D-B04500-GM,SI5345B-B04564-GM,SI5344B-B04184-GM,SI5345D-D-GM,SI5345C-A-GM,SI5345B-B-GM,SI5344D-B-GMR,SI5345B-B04881-GM,SI5345D-B04831-GM,SI5344D-B-GM,SI5342D-B05470-GM,SI5345A,SI5345A-B-GMR,SI5345B,SI5345C,SI5345B-B05955-GM,SI5345D,SI5342A-B-GM,SI5345B-B05785-GM,SI5345D-B05731-GM,SI5342D-D-GM,SI5345A-A-GM,SI5345B-B05747-GM,SI5345D-B04501-GM,SI5348B-B05856-GM,SI5342B,SI5342C,SI5342D,SI5342B-B-GM,SI5345D-B04409-GM,SI5348B-B05083-GM,SI5344A-B-GM,SI5345B-B04823-GM,SI5345B-B05971-GM,SI5342C-D-GM,SI5345B-B00021-GM,SI5345B-B06003-GM,SI5348B-B05423-GM,SI5344B-D-GM,SI5342A,SI5345C-D-GM,SI5345B-B-GMR,SI5345D-B04493-GM,SI5345D-B04502-GM,SI5345D-B-GM,SI5345D-B05784-GM,SI5342C-A-GMR,SI5345B-D-GM,SI5345A-D-GM,SI5342A-D-GM,SI5345B-B04421-GM,SI534X,SI5348B-B05017-GM,SI5345A-B04313-GM,SI5345B-B04408-GM,SI5342D-B-GM,SI5345D-B04494-GM,SI5345D-B04528-GM,SI5345C-B-GM,SI5345B-B05825-GM,SI5344D,SI5342B-D-GM,SI5345D-B04834-GM,SI5345B-B04563-GM,SI5342D-B04694-GM,SI5344D-D-GM,SI5345A-B04313-GMR,SI5345A-B04957-GM,SI5344A-D-GM,SI5345D-B04830-GM,SI5345D-B05729-GM,SI5344B-A-GMR,SI5345D-B04410-GM,SI5345A-A-GMR,SI5345B-B03718-GM,SI5342D-B03814-GM,SI5344A,SI5345B-B03234-GM,SI5344B,SI5344C,SI5345B-B05786-GM
Si5328 ITU-T G.8262 SYNCHRONOUS ETHERNET JITTER-ATTENU ATINGCLOCK MULTIPLIER
型号- SI5328-EVB,SI5328C-C-GM,SI5328,SI5328B-C-GM
【应用】互联网基础设施(II)应用时钟设计人员选择Si534x抖动衰减器的三大原因
Silicon Labs的Si534x输出高性能抖动衰减器结合了第四代DSPLL和MultiSynth技术,帮助需要最高抖动性能的应用实现了任意频率时钟发生和抖动衰减。对于时钟树设计人员来说,使互联网基础设施(II)应用更简单、更快和更可靠是具有一定挑战性的。
【产品】芯科Si5381无线抖动衰减时钟倍频器开发套件Si5381A-E-EVB
芯科推出Si5381 无线抖动衰减时钟倍频器开发套件Si5381A-E-EVB 。利用 Si5381A-E-EVB 可轻松从 ClockBuilder Pro 设备配置转移至手动性能评估。其具有四个独立的输入时钟,以及总共12个带有4/2 PLL的输出。
【技术】Silicon Labs低功耗抖动衰减器的第四代DSPLL技术,可简化时钟设计
Silicon Labs发明了DSPLL®技术,这是一种结合了数字信号处理(DSP)和PLL技术的混合方法,可简化高速互联网基础设施应用所需的时钟倍频和抖动衰减电路。现在已进入第四代,这种先进的专利时序技术现在是用单个集成电路替换多个离散锁相环路PLL元件的最佳解决方案,该集成电路集成了DSP电路和超低抖动时钟或电压控制振荡器。
Si5397/96 双/四 DSPLL™ 任意频率、任意输出抖动衰减器 数据表
型号- SI5397J-A-EVB,SI5397B-A-GM,SI5396J-A-GM,SI5396L-A-EVB,SI5396C-A-EVB,SI5397K-A-GM,SI5396M-A-GM,SI5396 J,SI5396 M,SI5396 K,SI5397 J,SI5396 L,SI5397 K,SI5396 A,SI5396 B,SI5397 A,SI5397A-AXXXXX-GM,SI5397L-A-GM,SI5396A-A-GM,SI5397 D,SI5396D-A-GM,SI5396J-A-EVB,SI5396 C,SI5397 B,SI5396 D,SI5397 C,S5397,SI539FG-RXXXXX-GM,SI5396B-A-GM,SI5396K-A-GM,SI5397A-A-GM,SI5396A-AXXXXX-GM,SI5397C-A-GM,SI5397,SI5396C-A-GM,SI5397J-A-GM,SI5396,SI5397D-A-GM,SI5397M-A-GM,SI5396L-A-GM,SI5397A-A-EVB
一文快速告诉你任意频率时钟抖动衰减器Si539x与Si534x的性能对比
Silicon Labs结合第四代DSPLL™和MultiSynth™技术推出了Si539x和Si534x两款任意频率时钟生成抖动衰减器,抖动极低,适用于要求严格的互联网基础设施,可降低各种定时应用的成本和复杂性。本文将重点介绍超高性能Si539x系列较之Si534x系列有了哪些提升。
在Silicon Labs抖动衰减器SI5347A-D的DEMO板输入端输入占空比为0.04%的8 kHz极窄脉冲,DEMO板上报有LOS和OOF告警,不能稳定锁定,请问这可能是什么原因?
SI5347A-D支持频率低于1 MHz且占空比少于50%的时钟输入,并能锁定输出。如果不能锁定,可以分析以下原因:;1). SI5347A-D的ClockBuilder Pro软件GUI界面中没有选择pulse mode。;2). DEMO板的默认输入电路以高频差分信号为参考进行设计,在输入端增加了多个电容用于隔离直流,但是对于窄脉冲输入信号,应该按照数据手册要求换掉电容,并增加电阻分压电路。
【经验】高精度抖动衰减器SI5395P替换SI5345时OUT9输出端的输出时钟一直是高电平如何解决?
笔者近日遇到一个Silicon Labs高精度抖动衰减器S5395P替换SI5345做设计的问题:SI5395P第OUT9输出端的输出时钟一直是高电平,但是在CBPro软件中OUT9又配置了625MHz频点,且在原SI5345设计的评估板是可以正常输出的。笔者针对该问题给出了原因分析和解决方法。
电子商城
现货市场
品牌:SKYWORKS
品类:HIGH-FREQUENCY, ULTRA-LOW JITTER ATTENUATOR CLOCK WITH DIGITALLY-CONTROLLED OSCILLATOR
价格:¥365.2522
现货:173
服务
可定制波导隔离器频率覆盖5.5GHz~110GHz,插损损低至0.25dB、隔离度、正向方向功率、封装尺寸参数。
最小起订量: 1pcs 提交需求>
提供是德(Keysight),罗德(R&S)测试测量仪器租赁服务,包括网络分析仪、无线通讯综测仪、信号发生器、频谱分析仪、信号分析仪、电源等仪器租赁服务;租赁费用按月计算,租赁价格按仪器配置而定。
提交需求>
登录 | 立即注册
提交评论