【技术大神】Femto TD-LTE基站产品时钟设计注意要点
在做工程设计时,硬件工程师常常遇到一个系统架构里关键芯片的时钟需求多种多样,不仅仅时钟频率多变,时钟格式也是花样繁多。为了既能满足各个关键芯片的时钟指标要求,又能成本最低,硬件工程师们真的是操碎了心。
当硬件工程师遇上SILICON LABS公司推出的Si5338,一切都变简单了,终于不用拿着买白菜的钱操着买卖白粉的心了。Si5338是一款支持iic管理的4路时钟生成器芯片,该芯片可以输出0.16MHz至350MHz任意频率时钟信号。以下来分享笔者使用Si5338的项目案例给大家。
笔者之前接手Femto TD-LTE基站产品的时钟设计项目。Femto TD-LTE基站产品通过固网宽带接入移动核心网,为用户提供包括传统蜂窝移动通信基础业务在内的固定移动融合业务,主要用于家庭及中小型企业等室内场所,增强室内信号覆盖。
该项目产品要求外观尺寸越小越好,减小占地空间;其次作为一个室内型设备功耗要求小于25W;而且客户要求产品架构里涉及到CPU、FPGA、PHY及RF芯片,这几颗芯片需求的时钟信号频率多样,涉及到19.2MHz,25MHz,100MHz,122.88MHz,125MHz这5个频率的时钟信号,选用的时钟芯片需要有宽泛的输出范围并且能同时输出指定频率时钟,便于灵活设计;客户关于产品架构的要求是需涉及到SERDES、CPRI、SYS、DDR共4种类型时钟信号,不同类型时钟信号需求对应的时钟格式也是不一致的比如,SERDES需要LVDS格式,SYS需要CMOS格式,CPRI需要LVPECL格式,DDR需要LVDS格式,选用能输出多种格式时钟信号的时钟芯片可以省去时钟格式转换电路,能灵活配置多种格式,更是增加了设计的便利性。
之所以采用Silicon Labs公司推出的时钟芯片Si5338,是由于其尺寸仅有4X4 mm大小,功耗低至45mA,且可以输出任意频率时钟信号以及多种格式时钟信号,正好符合上述项目的各种要求,且性价比也十分合理。甚至Si5338芯片的各个输出端口的供电电压是可选的,这为系统时钟树设计带来便利,可以依据时钟信号接收端芯片的管脚电压来配置时钟信号供电,这样可以省去电平转换芯片这部分电路。
本次产品时钟树框架如下:
在使用Si5338进行电路设计过程中有以下几个方面需要工程师注意:
原理图设计阶段要点:
1)Si5338的内核供电及各路输出信号的供电电压信号由LDO提供,最小化电源噪声对时钟信号的影响;
2)Si5338各路输出信号的供电电压信号可以共用LDO输出,但是每一路输出都须接入磁珠及电容进行隔离及滤波,避免各路输出信号电源之间串扰;
3)Si5338各个输出端口的配置频率及格式,要依据系统时钟树需求进行统筹规划,同一个芯片的时钟需求尽量放置在一个Si5338芯片上,系统布局上互相靠近的芯片的时钟需求最好也放在一个Si5338芯片上;
4)Si5338芯片通过I2C接口进行配置,芯片外接在CPU芯片的I2C总线上,在设计这部分电路时需要注意CPU芯片I2C总线上外接的其他芯片的地址是否与Si5338冲突,如果有冲突问题,可以选择CPU芯片其他的I2C总线进行挂接。
PCB设计阶段要点:
1)时钟单端信号走线阻抗控制在50欧姆,差分对时钟信号间走线阻抗控制在100欧姆,差分时钟信号每对对内等长走线;
2)Si5338在布局时尽量靠近单端信号接收端芯片,尽量减小单端信号因为走线距离而造成损耗及形变,差分信号较单端信号而言,受较长距离走线引起损耗及形变影响小一些;
3)各路时钟输出信号与接收端芯片的匹配电路尽量靠近接收端芯片;
4)Si5338上的时钟信号远离敏感易变信号,如复位信号,电源信号,高速数据传输信号(2.5Gbps serdes信号,5Gbps的CPRI信号)等;
5)Si5338芯片底下不可有信号穿过,同样芯片背面也不可放置器件。
作者:9477
- |
- +1 赞 0
- 收藏
- 评论 5
本网站所有内容禁止转载,否则追究法律责任!
相关研发服务和供应服务
评论
全部评论(5)
-
慧慧1985 Lv7. 资深专家 2019-07-30学习一下
-
海绵宝宝 Lv7. 资深专家 2016-10-17看来就我一个人留下了足迹,坚持签到学习。
-
海绵宝宝 Lv7. 资深专家 2016-10-10好少人呀,我来添添人气。
-
海绵宝宝 Lv7. 资深专家 2016-10-09好好学习,天天拿好礼。
-
海绵宝宝 Lv7. 资深专家 2016-10-09说出了硬件工程师心中的痛呀,希望世强以后多多推出好用的时钟芯片。
相关推荐
【技术大神】LVDS电平标准时钟信号匹配电路介绍
笔者本次通过femto基站产品调试过程中遇到的时钟信号质量不佳的案例来介绍LVDS电平标准时钟信号的匹配电路。推荐Silicon Labs公司的Si5338时钟芯片。
【经验】Silicon Labs时钟芯片Si5332写入配置寄存后无频率输出解决方法
Si5332是Silicon Labs公司推出的任意频率的时钟发生器,被广泛应用于消费电子、电信传输网、基站、数据中心等。该芯片输出频率范围为5~333.33 MHz,具有175fs典型值的抖动性能,同时该芯片具有任意频点输出、可内置多组频率计划等特点。在应用中,Si5332在写入配置寄存器后,没有频率输出,该如何解决呢?本文将详细讲解。
【经验】通过配置输出时钟来优化抖动性能的方法-使用CBPro软件进行调整,以SI5345时钟芯片为例
Silicon Labs公司提供各种高速时钟信号发生器、抖动衰减器的芯片供应商。广泛用于传输网、移动回传网、接入网等设备。很多反馈使用CBPro软件配置频率计划时都会存在串扰警告,串扰问题会带通信质量问题,本文讲述配置输出时钟来优化抖动性能的最佳方式——使用CBPro软件进行调整。
一款适合IEEE 1588V2的专用时钟芯片
Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348,这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求,完美实现IEEE 1588 V2协议。
时钟芯片的种类有哪些?
在现代科技发展的浪潮中,时钟芯片作为一种关键元件,广泛应用于各种电子设备中,为人们的生活提供了精确的时间计量。本文将为您详细介绍时钟芯片的种类及其特点。
铭旺电子携自主研制的CPU散热器等创新产品亮相2024年俄罗斯国际消费电子展
东莞市铭旺电子有限公司携带自主研制的CPU散热器、CPU水冷散热器、显卡散热器、服务器散热器、笔记本电脑散热模组、一体机散热模组、投影仪散热模组以及液冷散热模组等创新产品,强势登陆俄罗斯国际消费电子展,凭借卓越的产品力与服务赢得了当地制造商、渠道商及零售商的广泛青睐。面对俄罗斯市场对高品质、智能化消费电子产品日益增长的需求,铭旺电子外贸团队借此次展会契机,积极布局并深耕俄罗斯市场。
Epson(爱普生) 实时时钟芯片(RTC)RA8900SA/CE数据手册
描述- 该资料介绍了RA8900系列DTCXO(温度补偿晶振)的特性及应用。RA8900系列支持I2C-Bus接口,具有多种频率选项和电压范围,适用于各种电子产品。
型号- RA8900SA,X1B000282A00500,X1B000271A00600,X1B000271A00500,X1B000271A00511,RA8900,X1B000271A00400,X1B000271A00411,RA8900CE,X1B000282AXXX00,RA8900CE UC,RA8900CE UA,RA8900CE UB
国产时钟芯片的优势有哪些?
随着科技的不断发展,国产时钟芯片在国内外市场上的地位日益显著。那么,国产时钟芯片相比于国外产品,究竟有哪些优势呢?本文将从四个方面进行详细的阐述。
锐星微时钟发生器主备时钟用于汽车电子,可有效的提高汽车电子产品的可靠性
锐星微电子作为国内时钟芯片的优秀供应商,致力于提供高可靠性、高性能、低成本的系统时钟应用解决方案。本文针对汽车电子中应用中XO和PCIe时钟发生器失效率的对比,以及时钟发生器主备时钟的无缝切换方案,阐述时钟发生器可有效的提高汽车电子产品的可靠性。
时钟芯片在汽车电子、工业自动化、医疗设备等领域的应用前景将更加广阔
时钟芯片是一种广泛应用于电子设备中的重要组件,它扮演着控制和管理设备时间的关键角色。无论是计算机、手机、智能家居还是其他电子产品,都离不开时钟芯片的支持。时钟芯片的工作原理基于晶体振荡器技术,它使用晶体材料的机械振动来产生稳定的电信号。晶体振荡器的核心部件是晶体谐振器,它由晶体和适当的电路组成。
【应用】10路差分输出!DSP时钟电路中少不了这款时钟发生器
SI5341最大能支持10路差分输出,低抖动,完全满足DSP所需的时钟性能需求。
抖动性能可达到150fs以下的高效时钟解决方案
Silicon labs 推出一款高性能防抖时钟芯片Si5346/Si5347,Si5347则集成了4个独立抖动衰减PLL,Si5346是更小封装的双DSPLL版本。可应用于抖动性能要求苛刻光传输网络、无线基础设施、宽带接入/汇聚、数据中心设备。
抖动衰减时钟芯片Si5381内部有4个独立DSPLL,其中DSPLLB的结构不同于其它的三个DSPLL,请简述各个DSPLL的具体作用?
Si5381内部自带4个独立的DSPLL,其中专门为实现无线基站设备时钟配置的锁相环是DSPLLB,DSPLLB的输出范围最高可达1.47456 GHz,环路带宽范围是10 Hz ~ 100 Hz,支持高速接口JESD204B的DCLK 和 SYSREF时钟处理。其它DSPLLA/C/D可以作为普通时钟发生器DSPLL使用,其输出范围和带宽范围相对DSPLLB要窄,可以作为普通本地总线、交换芯片等设备的参考钟使用。
时钟芯片的误差每天几秒?
时钟芯片的误差与产品质量相关。世强代理的Epson时钟芯片,时钟精度为5±23ppm,月误差小于1分钟,出厂时每片RTC芯片已经校准完毕。如需了解请Epson时钟芯片更多的信息,请查阅Epson 晶体、晶振、实时时钟芯片选型指南,下载地址:http://www.sekorm.com/doc/43445.html
【经验】SI5346去抖时钟芯片两种常见环路失锁的原因分析
SI5346是一款常用的去抖时钟芯片,其最佳RMS JITTER指标可以达到65fs,在业界遥遥领先。这得益于其内部基于第四代DSPLL专利技术的架构设计,SI5346内置两个数字锁相环,4路输出,最大支持712.5MHz输出频率,自带I2C、SPI可编程接口,能够实现在线编程改变输出频率,目前已经广泛用于各种数据通信产品中,包括骨干网、移动回传网等设备中,应用场景越来越广泛。
电子商城
现货市场
服务
提供CE测试服务,通过晶体回路匹配分析,给出测试报告。支持EPSON所有MHz无源晶体、32.768KHz晶体。支持到场/视频直播测试,资深专家全程指导。
实验室地址: 深圳/上海 提交需求>
测试范围:扬兴晶振全系列晶体,通过对晶体回路匹配分析,调整频率、驱动功率和起振能力,解决频偏、不起振、干扰、频率错误等问题。技术专家免费分析,测完如有问题,会进一步晶振烧录/修改电路。
实验室地址: 深圳 提交需求>
登录 | 立即注册
提交评论