【技术大神】论时钟电路设计中时钟芯片的重要性
时钟电路是系统必不可少的部分,如果设计不好将直接影响系统的工作。在时钟选型和设计中除了要特别注意时钟的参数、性能、可靠性,同时还需要注意时钟的原理设计、EMI设计以及PCB走线,只有这样才能设计出一款好的产品。
笔者采用SOC方案设计了一款视频监控产品,方案中需要用到很多的时钟,如PCIE的100MHz,千兆以太网的125MHz等等。一般来说一个PCIE接口至少需要两个100MHz的差分时钟。由于这款带SOC的CPU要求体积小,所以对CPU上的芯片要求都比较小,时钟便是这些芯片里面比较重要的器件之一。
SILICON LABS的双路PCIE时钟Si52112,体积非常小,仅3X3mm,支持25M的晶振输入或者CLK输入,并且Si52112同封装的不同后缀可支持PCIE gen1,2,3,这使设计非常的方便。而且Si52112的稳定性能达工业级,可满足视频监控的要求。其他厂家两路的时钟产品一般体积比较大,性价比不高,兼容性不强。因此在对比了几家产品的性能后,笔者的项目最终采用了Si52112时钟芯片,图1为PCIE的电路图:
图1:PCIE的电路图
Si52112芯片的 Cycle-to-Cycle Jitter参数典型值28ps,最大值为70ps,Skew参数最大值为60ps。通过实际测试,得到的参数也在以上参考范围值内。
应用SOC芯片的千兆以太网电路中需要单路125Mhz的时钟,由于SOC芯片对时钟芯片体积要求较高,另外该设计电路的PCB板对器件的封装大小要求也比较高,因此必须选择一款体积和封装都需合适的产品。Silicon Labs全系列的差分时钟芯片Si510-125,其体积小仅为3.2X5mm尺寸封装,具有超低的抖动参数,各方面参数都能够满足千兆以太网的要求,图2为125M差分时钟电路图。
图2:125M差分时钟电路图
采用上述两个时钟芯片,测试出来的时钟抖动和时钟偏差都在允许的范围内,并且通过了高低温等一系列的测试。
在设计过程中,笔者也总结了一些设计经验,以下便是在时钟芯片选型及设计过程中需要注意的几个要点:
1)在时钟芯片选型时,频率、电压范围、输出电平、封装及允许偏差等是首要条件。其次,时钟抖动和时钟偏差是非常重要的参数,需要特别重视。
2)差分时钟布线时,需远离电源等噪声大的器件,尽量减少由过孔和其他线路引起的不连续因素,保证差分时钟具有完整的地参考平面。
3)差分时钟频率越高,对于等长要求越高,上述提到的两个时钟设置的等长均在5mil以内。
4)使用终端电路实现差分传输线的最大匹配,一般为100欧,且此电阻一般放置在最远的接收器输入端。
5)未使用的LVDS接收器输入管脚和输出管脚需悬空,同时需将未使用的TTL发送/驱动器输入和控制/使能管脚接电源或地。
6)不管差分时钟还是TTL时钟走线越短越好,尽量靠近上述的时钟芯片。对应板内线路较长的时钟线,最好从时钟输出换到内层传输,如此可有效防止其他信号的干扰,减少EMI干扰。
7)时钟芯片电源滤波设计也至关重要,直接影响到时钟的稳定运行和信号质量,一般会加PI型滤波,后级加2.2uF,0.1uF,10nF,1nF电容滤波,更有效地过滤各个频段的纹波。
8)时钟芯片好与否,还得看它长期运行的可靠性以及偏差。从笔者自身的经验,发现Silicon labs作为一个专注于时钟芯片设计的公司,提供的时钟芯片性能稳定且可靠性高,值得信赖。
作者:国电南网 吴工
- |
- +1 赞 0
- 收藏
- 评论 0
本网站所有内容禁止转载,否则追究法律责任!
相关推荐
【经验】Silicon Labs时钟芯片Si5332写入配置寄存后无频率输出解决方法
Si5332是Silicon Labs公司推出的任意频率的时钟发生器,被广泛应用于消费电子、电信传输网、基站、数据中心等。该芯片输出频率范围为5~333.33 MHz,具有175fs典型值的抖动性能,同时该芯片具有任意频点输出、可内置多组频率计划等特点。在应用中,Si5332在写入配置寄存器后,没有频率输出,该如何解决呢?本文将详细讲解。
【应用】晶振加时钟buffer构建交换机时钟树,满足常规交换机设计
Silicon Labs SI51X系列晶振提供5*3.2mm的小封装产品, SI533XX系列时钟buffer提供超低附加抖动、低偏移时钟分配,常规附加抖动可以控制在100fs左右。
【经验】如何优化时钟芯片Si5395P以保证高精度时钟输出?
为了进一步降低56G/112G PAM4 高速SerDes接口在各种数据通信设备中应用时的抖动需求,以实现更高速率、更大带宽的高速以太网和光传输设计,Silicon Labs公司推出了性能更佳的Si5395P时钟芯片。Si5395P对各个输出做了详细的优化,以更好地降低额外的抖动,本文就将详细说明如何规划各个输出时钟频点以保证高精度时钟输出。
一款适合IEEE 1588V2的专用时钟芯片
Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348,这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求,完美实现IEEE 1588 V2协议。
【产品】更适合IEEE 1588设计的超低抖动时钟芯片SI5388/SI5389
Silicon Labs在充分调研了各大设备商的IEEE 1588产品设备后,实时发布了另外一款支持最新IEEE 1588协议的时钟芯片SI5388/SI5389,并且在全球主流的通信设备厂家配合Xilinx、Intel等平台进行了完整的同步测试。
国产时钟芯片的优势有哪些?
随着科技的不断发展,国产时钟芯片在国内外市场上的地位日益显著。那么,国产时钟芯片相比于国外产品,究竟有哪些优势呢?本文将从四个方面进行详细的阐述。
Epson(爱普生) 实时时钟芯片(RTC)RA8900SA/CE数据手册
描述- 该资料介绍了RA8900系列DTCXO(温度补偿晶振)的特性及应用。RA8900系列支持I2C-Bus接口,具有多种频率选项和电压范围,适用于各种电子产品。
型号- RA8900SA,X1B000282A00500,X1B000271A00600,X1B000271A00500,X1B000271A00511,RA8900,X1B000271A00400,X1B000271A00411,RA8900CE,X1B000282AXXX00,RA8900CE UC,RA8900CE UA,RA8900CE UB
锐星微时钟发生器主备时钟用于汽车电子,可有效的提高汽车电子产品的可靠性
锐星微电子作为国内时钟芯片的优秀供应商,致力于提供高可靠性、高性能、低成本的系统时钟应用解决方案。本文针对汽车电子中应用中XO和PCIe时钟发生器失效率的对比,以及时钟发生器主备时钟的无缝切换方案,阐述时钟发生器可有效的提高汽车电子产品的可靠性。
【应用】10路差分输出!DSP时钟电路中少不了这款时钟发生器
SI5341最大能支持10路差分输出,低抖动,完全满足DSP所需的时钟性能需求。
抖动衰减时钟芯片Si5381内部有4个独立DSPLL,其中DSPLLB的结构不同于其它的三个DSPLL,请简述各个DSPLL的具体作用?
Si5381内部自带4个独立的DSPLL,其中专门为实现无线基站设备时钟配置的锁相环是DSPLLB,DSPLLB的输出范围最高可达1.47456 GHz,环路带宽范围是10 Hz ~ 100 Hz,支持高速接口JESD204B的DCLK 和 SYSREF时钟处理。其它DSPLLA/C/D可以作为普通时钟发生器DSPLL使用,其输出范围和带宽范围相对DSPLLB要窄,可以作为普通本地总线、交换芯片等设备的参考钟使用。
从基础到应用介绍时钟芯片的研究理论
时钟芯片作为一种广泛应用于各种电子设备的小型集成电路,其在现代科技领域中具有举足轻重的地位。本文将从时钟芯片的基础理论出发,详细介绍其发展历程、研究现状以及在各个领域的应用,以期为读者提供一个全面而深入的了解。
时钟芯片的误差每天几秒?
时钟芯片的误差与产品质量相关。世强代理的Epson时钟芯片,时钟精度为5±23ppm,月误差小于1分钟,出厂时每片RTC芯片已经校准完毕。如需了解请Epson时钟芯片更多的信息,请查阅Epson 晶体、晶振、实时时钟芯片选型指南,下载地址:http://www.sekorm.com/doc/43445.html
时钟芯片在汽车电子、工业自动化、医疗设备等领域的应用前景将更加广阔
时钟芯片是一种广泛应用于电子设备中的重要组件,它扮演着控制和管理设备时间的关键角色。无论是计算机、手机、智能家居还是其他电子产品,都离不开时钟芯片的支持。时钟芯片的工作原理基于晶体振荡器技术,它使用晶体材料的机械振动来产生稳定的电信号。晶体振荡器的核心部件是晶体谐振器,它由晶体和适当的电路组成。
【应用笔记】Epson(爱普生) RX-8010SJ实时时钟芯片
描述- 本资料为CEIKO EPSON CORPORATION生产的RX-8010SJ实时时钟模块的应用手册。该模块具备低功耗、内置32.768k晶体单元,支持计时、日历、定时中断等功能,并提供128 bit RAM和32.768k频率输出。资料详细介绍了模块的结构、引脚定义、操作条件、频率特性、电器特性、I2C总线时序特性,以及使用中的注意事项和软件范例。
型号- RX-8010SJ,RX-8010,X1B000242000100,X1B000242000111
时钟芯片Si5338的配置文件怎么获得?
可以采用CLOCKBUILDER进行时钟芯片Si5338配置、生成寄存器配置文件。
电子商城
现货市场
登录 | 立即注册
提交评论