抖动性能可达到150fs以下的高效时钟解决方案
随着现代社会网络带宽的以及换联网基础设施和数据中心系统复杂度的增长,人们对时钟的频率、输出格式和电压也有了更高的要求。为了实现超高速网络,对于抖动性能的要求同样苛刻。由于传统时钟解决方案的灵活性和集成度的不足,硬件设计人员只能采用复杂的高成本时钟发生器和抖动衰减器组合方案来完成时钟树设计。SILICON LABS推出的Si5346/47抖动衰减器和时钟发生器,在单芯片上集成了分立时钟芯片功能,实现了一个简单高效的时钟解决方案。
Si5347作为一款高性能抖动衰减器和时钟倍频器,集成了4个独立抖动衰减PLL,可以适应任何晶体或参考时钟频率;Si5346则是更小封装的双DSPLL版本;基于第四代DSPLL技术,该芯片的抖动性能可达到150fs以下,每个DSPLL都可向外部设备提供低抖动时钟输出,支持独立运行、保持运行以及无中断自动输入时钟交换功能,Si5347/46带有非易失性存储器,可使用Silicon Labs公司的Clock Builder Pro进行编程,同样支持出厂预编。
图一1:Si5346/47内部结构
Si5346/47可应用于抖动性能要求苛刻光传输网络、无线基础设施、宽带接入/汇聚、数据中心设备(边缘路由器,交换机,存储和服务器)等。
Si5346特性如下:
• 2个PLL
• 4个时钟输入,4个时钟输出
• 输入频率为8KHz~750MHz
• 输出频率为1KHz~800MHz
• 封装为44QFN 7X7mm
Si5347特性如下:
• 4个PLL
• 4个时钟输入,8个时钟输出
• 输入频率为8KHz~750MHz
• 输出频率为1KHz~800MHz
• 封装为64QFN 9X9mm
Si5346/47应用领域如下:
• OTN复用转发器
• 以太网交换机
• 网络线路卡
• 视频广播
• 同步以太网
- |
- +1 赞 0
- 收藏
- 评论 1
本网站所有内容禁止转载,否则追究法律责任!
相关推荐
一款适合IEEE 1588V2的专用时钟芯片
Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348,这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求,完美实现IEEE 1588 V2协议。
新产品 发布时间 : 2016-08-13
【产品】业界最高性能、最低功耗时钟发生器,空间节省30%
Si522xx系列是Silicon Labs针对1.5V~1.8 V PCIe Gen 1/2/3/4和独立展频分离参考(SRIS)应用推出一系列具有业界最低抖动、最高集成度、最低功耗的时钟发生器产品。
新产品 发布时间 : 2017-10-20
【产品】这款可编程时钟发生器可为您提供零误差定制时钟频率
Si5356是Silicon Labs推出的一款可用于合成四组在1~200MHz的非整数倍频信号的可编程时钟发生器,最多可同时提供8路0 ppm频率合成误差非整数相关的频率输出,其工业级定制选项可使EMI最小化。
新产品 发布时间 : 2016-10-27
时钟发生器Si5351的版本B和版本A有什么变化,推荐使用哪个版本?
时钟发生器Si5351目前主推版本B,版本B和版本A的主要变化有:(1)RevB:频率输出范围是2.5 kHz到200 MHz;RevA:8 kHz 到160 MHz。(2)输出阻抗RevB是50欧姆,RevA是85欧姆。(3)RevB不支持24-QSOP封装。
技术问答 发布时间 : 2017-05-05
【经验】高性能抖动衰减器时钟芯片Si5326的频率配置问题解析及替代方案推荐
Si5326是Silicon Labs推出的基于第三代DSPLL专利技术的高性能抖动衰减器时钟芯片,最近有工程师在做设计时要求Si5326输入为25MHz时钟,2路输出分别是25.8MHz和27.5MHz的3.3V时钟信号,使用DSPLLsim配置时,发现无论该2路时钟位置如何调换,无论如何调整分频比,输出频点都不能同时实现整个两个频点的输出。本文就将解答这一问题并给出替代方案。
设计经验 发布时间 : 2020-03-10
Si5351A时钟芯片是否需要外部接晶体?支持的频率输入范围是多少?
Si5351时钟芯片需要外接晶体,支持25MHz和27MHz两个输入频点。如果不接晶体,也可以使用外部时钟作为输入,输入范围是10MHz - 100MHZ。
技术问答 发布时间 : 2016-10-25
Silicon Labs(芯科科技) 时钟芯片Si5341,Si5340数据手册
型号- SI5341B-B-GM,SI5340A-D-GM,SI5340A-D-GMR,SI5341B,SI5340A-B-GM,SI5341B-B04918-GMR,SI5341B-B05609-GMR,SI5340B-B-GMR,SI5341B-B05496-GM,SI5341B-B-GMR,SI5341B-B04226-GMR,SI5340D-B-GM,SI5341B-B-GM,SI5341B-D-GM,SI5341B-B04964-GMR,SI534FG-RXXXXX-GM,SI5340B-B-GM,SI5340,SI5340D-B-GMR,SI5341,SI5341-EVB,SI5341C-B-GM,SI534X,SI5341B-A04048-GMR,SI5341D-B-GMR,SI5341B-B04187-GMR,SI5341A-B-GM,SI5340A,SI5356B-B00322-GMR,SI5341D-B-GM,SI5340-EVB,SI5341B-D-GMR,SI5340A-B-GMR,SI5341A-B-GMR,SI5341A-BXXXXX-GM,SI5341C-B-GMR,SI5340C-B-GMR,SI5341B-B05197-GMR,SI534XD,SI5340C-B-GM,SI534XA,SI534XB,SI534XC
【经验】时钟发生器SI5338的LVDS匹配问题的分析测试案例
SI5338是Silicon Labs推出的一款经典的时钟发生器芯片,是一款目前广泛用于通信基站、传输网、政企网、数据中心、消费电子等多行业通用的时钟芯片。日常使用偶尔会碰到较多SI5338的应用问题,有寄存器配置的,也有输出匹配不一致的,对于寄存器问题,一般配合寄存器列表,可以简单较为容易的解决,对于匹配问题,也是SI5338时钟输出的重点关注部分,日前就有工程师碰到了一起LVDS输出匹配问题。
设计经验 发布时间 : 2019-11-26
Silicon Labs(芯科科技) Si5345/Si5344/Si5342片上时钟树系列时钟发生器数据手册
型号- SI5344C-D-GM,SI5345D-D-GM,SI5342,SI5345B-D-GM,SI5344,SI5345,SI5345A-D-GM,SI5345A,SI5342A-D-GM,SI5345B,SI534X,SI5345C,SI5345D,SI5342D-D-GM,SI5342-D-EVB,SI5344D,SI5342B,SI5342C,SI5342B-D-GM,SI5342D,SI5344D-D-GM,SI5344A-D-GM,SI5345-D-EVB,SI5342C-D-GM,SI5344-D-EVB,SI5344A,SI5344B-D-GM,SI5344B,SI5342A,SI5345C-D-GM
请问抖动衰减器Si5326能支持IEEE 1588/SyncE时钟标准吗?Si5326的环路带宽最低可以设置为多少?
Si5326不支持IEEE 1588/SyncE时钟标准,如果需要支持IEEE 1588/SyncE时钟标准的时钟芯片,可以选择Si534X和Si5328时钟芯片。IEEE 1588/SyncE标准对时钟要求较高,其中重要的一项指标是其锁相环环路带宽最低可以设置到100mHz,Si5326的最低可设置环路带宽是140Hz。
技术问答 发布时间 : 2017-05-05
【应用】10路差分输出!DSP时钟电路中少不了这款时钟发生器
SI5341最大能支持10路差分输出,低抖动,完全满足DSP所需的时钟性能需求。
新应用 发布时间 : 2019-09-05
用TCXO产生25M时钟作为时钟发生器Si5335D的输入信号,实测输出信号有多达20Hz的频率偏差,请问是什么原因?
Si5335D是线性时钟发生器,输出频率与输入频率偏差完全相同,如果输入有较大频率偏差,输出也会有较大频率偏差。一般TCXO的稳定度在±1ppm以内,25M换算成频率偏差量就是25*1000000/1000000Hz=25Hz,所以20Hz的频率偏差是可能存在的。
技术问答 发布时间 : 2017-05-05
时钟芯片Si5335输入参考时钟是25MHz,分别生成2路77.76MHz,请问这2路输出时钟是否与25MHz同步?
时钟芯片Si5335是一种多路时钟信号发生器,可以产生任意4路差分(或8路单端)独立、非整数时钟信号,支持10~350MHz的时钟输入,支持1~350MHz的时钟输出,支持差分、CMOS等多种电平输出格式,Si5335拥有极低的时钟抖动可以应用于broadcast video的多路同步时钟处理、普通以太网的时钟同步,可以配置成buffer模式。该问题涉及到源同步问题,由于Si5335的时钟源是输入的25MHz,因此输出时钟信号与输入时钟信号相位锁定,且输出时钟与输入时钟相位差可以调整,所以是同步的。
技术问答 发布时间 : 2016-10-25
想提高网络数据中心的速率?非要频率灵活时钟发生器不可!
Si5341/4元件能产生任何频率,在整数模式中不到100 fs RMS,在小数合成模式中不到150 fs RMS,将成为未来高速网路和数据中心不可或缺的关键设计元素。
新应用 发布时间 : 2019-07-11
Silicon Labs(芯科科技) Si5341/Si5340片上时钟树系列时钟发生器数据手册
型号- SI5340D,SI5340A-D-GM,SI5341A-D-GM,SI5341A,SI5341-D-EVB,SI5341B,SI5340A,SI5341C,SI5340B,SI5341D-D-GM,SI5341D,SI5340C,SI5340-D-EVB,SI5341B-D-GM,SI5340D-D-GM,SI5340,SI5341C-D-GM,SI5341,SI5340B-D-GM,SI534X,SI5340C-D-GM
电子商城
现货市场
服务
测试范围:扬兴晶振全系列晶体,通过对晶体回路匹配分析,调整频率、驱动功率和起振能力,解决频偏、不起振、干扰、频率错误等问题。技术专家免费分析,测完如有问题,会进一步晶振烧录/修改电路。
实验室地址: 深圳 提交需求>
世强深圳实验室提供Robei EDA软件免费使用服务,与VCS、NC-Verilog、Modelsim等EDA工具无缝衔接,将IC设计高度抽象化,并精简到三个基本元素:模块、引脚、连接线,自动生成代码。点击预约,支持到场/视频直播使用,资深专家全程指导。
实验室地址: 深圳 提交需求>
登录 | 立即注册
提交评论