【技术大神】LVDS电平标准时钟信号匹配电路介绍

时间： 2016-11-16 来源：世强

技术问答

在任何电子系统的设计过程中，都不可避免的需要认真并且谨慎的对待时钟信号。符合要求的时钟信号是各个微控制器芯片及其外围大多数模块电路正常运行工作的必要条件。随着数字电路系统运行频率逐年提高，系统需求的时钟信号的频率也跟着水涨船高。高频率的时钟信号在电路设计阶段，需要考虑合适的匹配电路用于减小由于阻抗匹配带来的信号衰减和畸变。笔者本次通过Femto基站产品调试过程中遇到的时钟信号质量不佳的案例来介绍LVDS电平标准时钟信号的匹配电路。

笔者在为Femto基站产品FPGA小系统进行时钟芯片选型时，需要寻找一款低功耗，能同时输出122.88MHz、100MHz、125MHz时钟频率；时钟样式能灵活配置为CMOS、LVPECL、LVDS；时钟信号电压可配置为1.8V、3.3V；时钟相位抖动小于1ns的时钟芯片。

图1：Si5338时钟芯片特征

当看到SILICON LABS公司推出的Si5338时钟芯片资料上的上述特征介绍，可以看出Si5338是一款电流损耗低至45mA的低功耗时钟芯片。Si5338可以输出0.16MHz到710MHz的LVPECL、LVDS时钟样式信号；可以输出0.16MHz到200MHz的CMOS时钟样式信号；每一路时钟信号输出的供电都是独立且可配置为1.5V、1.8V、2.5V及3.3V；时钟输出信号的相位抖动为0.7ps。

Si5338芯片的性能指标完全能满足本次选型需求，于是笔者毫不犹豫的就选用此芯片为Femto基站产品中FPGA小系统，提供一个高精度、高稳定度的时钟树方案。

在时钟芯片选型完毕后便是电路的设计，具体方案如下：

图2：电路设计

在产品开始调测时，笔者带着满满的信心开始对FPGA小系统进行时钟调测，可是在使用示波器的余晖模式对Si5338输送给FPGA系统的122.88MHz时钟信号进行测试时，却得到以下截图所示的测试结果。

图3：测试截图

使用示波器的余辉模式便于直观显示时钟信号的相位抖动。

由以上测试截图可以看到时钟信号的峰峰值为1.076V，过冲为87.5%。这样的测试结果并不理想，甚至可以说无法满足FPGA芯片对时钟信号的最低要求。时钟信号的上升边沿存在台阶，在以此时钟信号为基准参考进行数据传输时，容易出现由于误判触发边沿而丢掉数据或者是发送错误数据的现象。

看到这样的测试结果，笔者心里哇凉哇凉的，并开始怀疑Si5338的高性能，猜想自己是被厂家吹出来的性能坑了。但又转念一想Silicon Labs公司也是家做了20年的大公司了，要是靠坑蒙拐骗的不正当伎俩也没法在电子元器件供应商圈里混得风生水起呀。作为菜鸟一枚的笔者在端正思想态度后，决定好好研究下这个差点让我“毁掉三观”的问题。

首先查看原理图中122.88MHz时钟信号的电路设计。122.88MHz信号由Si5338时钟输出管脚配置为LVDS输出后仅经过以下电路：

图4：122.88MHz时钟信号的电路设计图

查看相关资料了解到，LVDS电平标准的驱动器中含有一个3.5-4mA的电流源，因此接收端的输入阻抗会很高。为了保证LVDS差分时钟信号线从发送端到接收端上阻抗一致，减小时钟信号线因为阻抗不一致引起的信号衰减和畸变,通常会在接收端的差分信号线上跨接一个100Ω电阻。这样电流全部流过100Ω跨接电阻，时钟信号线上的阻抗就能维持一致性了，LVDS信号的摆幅也就变成±350mV。同时，在PCB设计阶段，LVDS信号线要求严格等长，两根信号线的长度差距最好不超过10mil(0.25mm)。另外，需注意100Ω电阻离接收端距离不能超过500mil，最好控制在300mil以内。

图5：PCB截图

分析以上信息并结合目前项目电路设计情况来看，笔者暂时无法更改PCB走线，因为涉及到PCB布板及改版问题，耗时周期过长。但可以在差分信号线上的电容C2、C3靠近FPGA芯片端跨接100Ω试试看，具体电路可以示意如下：

图6：电路设计图

对整改后的1228.88MHz信号进行测量，结果如下图：

图7：信号测量截图

由上图可以知道时钟质量有了很大改善，时钟信号边沿没有明显的台阶存在，边沿干净，信号过冲减小不少，信号峰峰值也靠近标准值700mv。看到这个结果，笔者总算是放下心来了，也默默的对Si5338芯片说了声“sorry”，因为菜鸟太菜，硬是把这么高性能的芯片用成稀烂货了，还一度埋怨被坑了。

通过这次时钟信号质量整改过程，笔者意识到时钟电路设计前期，需要认真了解系统需求的时钟信号电平标准基本概念，并查找资料找到合适的匹配电路方案。这样才能在使用高性能时钟芯片的时候，发挥其最优性能。

作者：海绵宝宝

发送到邮箱 |
+1 赞 0
收藏
评论 3
| 转发至：

本网站所有内容禁止转载，否则追究法律责任！

全部评论（3）

serena Lv7. 资深专家 2019-05-17

实用
superweiyi Lv6. 高级专家 2017-12-02

学习了
期待 Lv6. 高级专家 2017-08-13

学习了

没有更多评论了

【经验】Silicon Labs时钟芯片Si5332更改时钟输出频率的方法

Silicon Labs推出的Si5332任意频率的时钟发生器提供最高级别的集成，实现在 10/25/100G 数据中心、通信和工业应用程序中的完整时钟树整合。该芯片输出频率范围为5~ 333.33 MHz，具有 175fs 典型值的抖动性能，根据封装不同有 6路、8路、12路-时钟输出。它既可以工厂预先编程，也可以通过I2C接口，进行系统内编程。

设计经验发布时间 : 2019-01-09

【经验】如何优化时钟芯片Si5395P以保证高精度时钟输出？

为了进一步降低56G/112G PAM4 高速SerDes接口在各种数据通信设备中应用时的抖动需求，以实现更高速率、更大带宽的高速以太网和光传输设计，Silicon Labs公司推出了性能更佳的Si5395P时钟芯片。Si5395P对各个输出做了详细的优化，以更好地降低额外的抖动，本文就将详细说明如何规划各个输出时钟频点以保证高精度时钟输出。

设计经验发布时间 : 2020-07-31

【经验】关于SI5383时钟芯片寄存器配置的两点注意事项

Silicon Labs Si5383是一个内置多个DSPLL的网络同步时钟发生器，支持1PPS输入/输出，支持SyncE和IEEE 1588。本文介绍关于SI5383时钟芯片寄存器配置的两点注意事项。

设计经验发布时间 : 2020-04-07

一款适合IEEE 1588V2的专用时钟芯片

Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348，这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求，完美实现IEEE 1588 V2协议。

新产品发布时间 : 2016-08-13

芯科Silicon Labs低抖动时钟芯片 | 晶体振荡器 | 压控振荡器 | 时钟发生器 | 时钟缓冲器

芯科科技Silicon Labs时钟芯片代理商世强，提供Silicon Labs低抖动时钟芯片参数选型服务，芯科低抖动时钟芯片供应服务，芯科低抖动时钟芯片资料。业界抖动系数超低的低抖动时钟芯片，包括XO/VCXO晶体振荡器/压控振荡器、Clock/JA Clock时钟发生器、Buffer时钟缓冲器。推荐Si53xx系列，Si5342H，Si5344H，Si5347，Si5332，Si5381。

原厂动态发布时间 : 2018-06-27

【应用】时钟芯片SI511用于PAM4结构的高速光模块，格式、电压可定制，尺寸仅3.2*2.5mm

在高速光模块中，一般需要一个时钟芯片给DSP提供参考时钟，要求该时钟芯片格式、电压多样，体积小。Silicon Labs的时钟芯片SI511，具备输出格式、电压可定制、体积小等特点，可以用在100G、200G、400G等PAM4结构的高速光模块中。

应用方案发布时间 : 2020-09-28

【产品】更适合IEEE 1588设计的超低抖动时钟芯片SI5388/SI5389

Silicon Labs在充分调研了各大设备商的IEEE 1588产品设备后，实时发布了另外一款支持最新IEEE 1588协议的时钟芯片SI5388/SI5389，并且在全球主流的通信设备厂家配合Xilinx、Intel等平台进行了完整的同步测试。

新产品发布时间 : 2020-01-01

Si5351A时钟芯片是否需要外部接晶体？支持的频率输入范围是多少？

Si5351时钟芯片需要外接晶体，支持25MHz和27MHz两个输入频点。如果不接晶体，也可以使用外部时钟作为输入，输入范围是10MHz - 100MHZ。

技术问答发布时间 : 2016-10-25

【经验】如何使用CBPro软件获取时钟芯片频率切换所需修改的寄存？

时钟芯片因为发行的年代不同而使用配置软件各不一样，为了统一且方便工程师设计，Silicon Labs将几乎所有的时钟芯片的频率计划配置全部集成到CBPro软件中完成，因此CBPro的工具变得越来越重要。本文重点介绍如何使用CBPro软件获取频率切换所需修改的寄存。

设计经验发布时间 : 2020-07-23

【经验】与FPGA配合的时钟芯片Si5386怎么会失锁呢？

在小基站的AU端设备中，Silicon Labs公司的时钟芯片Si5386替换AD9528。通电正常工作，但是过了一段时间后，发现时钟失锁，然后再正常工作。这是怎么回事呢，难道Si5386有问题？对比AD9528和Si5386的触发逻辑发现，AD9528是高电平有效，而Si5386是低有效。在与Fpga的配合中要注意两者的区别，如果是用si5386替换ad9528，一定要注意更改FPGA的相关程序

设计经验发布时间 : 2019-12-31

5G通信时钟芯片选型参考 | 品类齐交期短的Silicon Labs芯科时钟芯片

芯科科技Silicon Labs时钟芯片代理商世强，提供Silicon Labs时钟芯片参数选型服务，芯科时钟芯片供应服务，芯科5G通信时钟芯片资料。芯科科技Silicon Labs 5G通信时钟芯片，是业界低抖动5G通信时钟芯片，包括XO/VCXO振荡器、Clock/JA Clock时钟发生器、Buffer时钟缓冲器。推荐Si53xx系列，Si5342H，Si5344H，Si5347。

原厂动态发布时间 : 2018-06-27

【应用】推荐小体积时钟芯片SI545用于400G相干光光模块，最低抖动80ns、温度稳定性±7ppm

当今光通信，传输速率高、传输距离远，400G ZR相干光光模块就是典型的应用代表。相干光光模块对频率稳定性要求极高，这给参考时钟芯片的选择，带来了极大的挑战。Silicon Labs推出的SI545支持837.5MHz频率、LVDS输出，抖动仅80fs、温度稳定性±7ppm、总体稳定性±20ppm。SI545为QFN-6封装，仅3.2×2.5 mm，完全满足400G相干光光模块的需求。

应用方案发布时间 : 2020-03-24