【经验】相位噪声测试方法——介绍主要的相位噪声测量技术

首先问大家一个问题：你的客户打算为他们的实验室购买一台信号源，并打算将它当作新项目中的本振使用。这时，他们会比较关心哪些技术指标？答案是：频率精准度和相位噪声。今天我们就从相位噪声的定义开始，了解相位噪声测试方法。

什么是相位噪声？

维基百科对相位噪声的定义是：“波形相位在频域中的快速、短期、随机波动，由时域 的不稳定（抖动）引起。”噪声一词的定义说明该术语不涉及任何杂散项或确定项。上面定义中的“短期”旨在将该定义与其他确定时钟源纯净度的方式相区别，例如每百万稳定点，即 ppm。后者通常在较长的一段时间测得，例如数秒或数分钟。

相位噪声是振荡器信号周围噪声频谱的频域视图。它描述的是振荡器的频率稳定性。频率稳定性可以分为两个部分：长期稳定性和短期稳定性。长期稳定性（如精度、漂移和老化）以小时、天、月或年为单位表示。短期稳定性〈如相位噪声）则在几秒甚至更短时间内发生。短期变化对系统影响更大，特别是对于相位噪声。

相位噪声通常以对数频率图表示，例如下图，图中幅度单位为 dBc/Hz（分贝与1Hz带宽载波功率的比值）。x 轴表示相对于标称信号或“载波”频率的频率偏移。

相位噪声测试单位

最常用的相位噪声测试单位是与载波频率功率距离一个特定频率的1赫兹带宽内的单边带(SSB)功率。

£(f) = 1 Hz带宽内的噪声功率/总信号功率

其中，£(f) 的单位为 dBc/Hz.

图1 所示为SSB相位噪声测试结果。频率和幅度均为对数刻度。对数图显示的是由最小和最大偏移频率指定的频率范围内的相位噪声测量值。黄色迹线为原始测量结果，蓝色迹线为平滑后的结果。下表列出了十进制频率偏移和相应的噪声功率（归一化到1Hz带宽）。

信号发生器的体系结构和相位噪声

大多数信号发生器体系结构包括参考振荡器、合成器、电压控制 / YIG振荡器和输出部分。每个元器件对相位噪声特性会产生不同的影响，如图2所示。如果偏移低于1kHz，噪声由参考振荡器的性能决定，它会扩大到载波频率。如果偏移在1 kHz到大约100kHz之间，合成器的影响最大。VCO/YIG 振荡器的偏移在100 kHz到2MHz之间，输出放大器的偏移频率高于2MHz。

相位噪声有什么作用

信号源相位噪声性能是获得精确测量的关键因素。它可以用作航空航天和国防以及数字中特定应用的限制因素。理解相位噪声对测试的影响非常重要。

雷达应用

雷达系统需要出色的相位噪声性能。雷达以特定频率发射脉冲，并测量每个返回脉冲的频率变化。每个返回脉冲的频率变化与基于多普勒效应的运动物体的速度有关。如果目标移动非常缓慢，那么返回脉冲的频移很小。在下面的图7中，移动目标的返回脉冲是“有用信号”，固定目标（如地面）的返回脉冲是“干扰信号”。如果有用下变频信号被相位噪声掩盖，那么雷达接收机无法识别运动目标。

相位噪声和数字调制

我们来看看数字调制。图4所示为QPSK数字接收机的简化方框图。LO信号的相位噪声转换成了混频器的输出。相位噪声对星座图的直接影响是符号的径向拖尾（用绿色表示）。在高阶调制方案（如256 QAM）中，符号更接近，符号拖尾导致接收机灵敏度下降、比特误码率 (BER) 上升。

正交频分复用(OFDM)

正交频分复用(OFDM)是广泛用于宽带数字通信的制方案。OFDM使用许多紧密间隔的正交子载波信号来并行传输数据，如图9所示。在具有较差相位噪声LO的频率转换期间，带有相位噪声的子载波作为干扰扩散到其他子载波中。相位噪声降低了OFDM信号的调制质量。

表1 所示为使用OFDM调制方案的现代无线标准的子载波间隔。

表1 OFDM信号的子载波间隔。

从上表可以看出，子载波间隔位于信号发生器的合成器或振荡器会话中。为了获得最佳调制质量下的性能，您需要尽可能降低特定频率偏移的载波相位噪声。

主要的相位噪声测试技术

直接频谱技术

这是最简单最经典的相位测试技术。如图 5 所示，将被测件 (DUT) 的信号输入频谱仪/信号分析仪，将信号分析仪调谐到被测件频率，直接测量振荡器的功率谱密度。由于该方法对频谱密度的测量是在存在载波的情况下进行，因此频谱仪/信号分析仪的动态范围对测量范围有较大影响。

虽然不太适合测量非常靠近载波的相位噪声，但该方法可以非常方便地快速测定具有相对高噪声的信号源质量。

相位噪声测试在满足以下条件时有效:

● 频谱仪/信号分析仪在相关偏置时的本身 SSB 相位噪声必须低于被测件噪声。

● 由于频谱仪/信号分析仪测量总体噪声功率，不会区分调幅噪声与相位噪声，被测件的调幅噪声必须远低于相位噪声 (通常 10 dB即可)。

鉴相器技术

如果需要分离相位噪声和调幅噪声，则需使用鉴相器法进行相位噪声的测量。图6描述了鉴相器技术的基础概念。鉴相器可将两个输入信号的相位差转换为鉴相器输出端的电压。相位差设置为 90° (正交) 时，电压输出为0V。偏离正交的任何相位波动都将引发输出端的电压变化。

目前已根据鉴相器原理开发了多种测量方法。其中，参考信号源 /PLL (锁相环) 和鉴频器方法应用最广泛。

相位噪声解决方案以“鉴相器”技术为基础，专门用于测量被测件的相位噪声性能。它是一个模块化系统，支持广泛的系统元器件选择，可满足不同的相位噪声测量需求。E5500体系结构可支持标准仪器、相位噪声元器件和 PC 软件，具有最高的灵活性和资产重复利用率。

参考信号源/PLL 方法

如图 7 所示，该方法是将双平衡混频器用作鉴相器。两个信号源，分别来自被测件和参考信号源，为混频器提供输入。调整参考信号源与被测件具有相同的载波频率 (fc)，并设为额定相位正交 (异相 90°)。混频器的相加频率 (2fc) 将由低通滤波器 (LPF) 滤出，混频器的相减差频为 0Hz (dc)，平均电压输出为 0 V。

该直流信号带有交流电压波动，该波动与两个输入信号的合成 (总 rms)噪声成比例。为了精确测量被测件信号的相位噪声，参考信号源的相位噪声应该低至可忽略水平，或者得到了很好的表征。基带信号通常会在放大后输入基带频谱分析仪。

参考信号源/PLL 方法提供最佳的总体灵敏度和最广泛的测量范围 (例如 0.01Hz 至 100MHz 的频率偏置范围)。另外，该方法对AM噪声不敏感，并可以跟踪漂移信号源。但是该方法需要一个干净的可电子调谐参考信号源，而且在测量高漂移率信号源时需要参考信号源必须具有宽的调谐范围。

鉴频器方法

鉴频器方法是鉴相技术的一种，该方法无需使用参考信号源。鉴频器方法降低了测量灵敏度 (尤其在偏置频率靠近载波时)，但是当被测件是更大的噪声源，具有高电平、低速率的相位噪声或者邻近载频的杂散边带较高时，会影响鉴相器 PLL 技术的测量，鉴频器方法则非常适用。

图 8 显示的是使用延迟线的鉴频器方法。将被测件信号经功分器分到两路通道，一路信号相对于另一路信号产生延迟。延迟线将频率起伏转换为相位起伏。调整延迟线或移相器从而确保混频器 (鉴相器) 的两个输入相位正交。之后，鉴相器将相位波动转换为电压波动，电压波动以频率噪声形式在基带频谱分析仪上显示。随后，频率噪声转换为被测件的相位噪声读数。

较长的延迟线可提高灵敏度，但延迟线的插入损耗可能超过信号源功率，并且无法进一步改进。并且，较长延迟线会限制可测得的最大偏置频率。因此该方法非常适用于自由振荡信号源，例如 LC 振荡器或晶体振荡器。

外差 (数字) 鉴相器方法

外差 (数字) 鉴相器方法是模拟延迟线鉴相器方法的修改版，可以测量相对较大相位噪声的不稳定信号源和振荡器。相比 PLL 方法，该方法具有更宽的相位噪声测试范围，在任何频率上都不需要重新连接模拟延迟线。与上述鉴频器方法不同，其相位噪声测试的总体动态范围会受到 LNA 和 ADC的限制。

将延迟时间设置为零时，外差 (数字) 鉴相器方法还可以提供方便且精确的 AM噪声测量，其设置和射频端口连接与进行相位噪声测试时相同。

该方法仅适用于 KEYSIGHT E5052B 信号源分析仪。参见图9显示的功能方框图。

双通道互相关技术

该技术结合了两个重复的单通道参考信号源 /PLL系统，将各个通道的输出端之间进行互相关操作 (如图6所示)。

通过每个通道的被测件噪声是相干的且不会受到互相关的影响; 但是每个通道的内部产生的噪声不相干，并且通过互相关操作以 M½ (M 是互相关级数) 速率的降低。这可以表示为:

其中，Nmeas 是显示屏显示的测得总噪声，NDUT 是被测件噪声，N1和N2分别是通道1和通道2的内部噪声，M 是互相关级数。

双通道互相关技术无需非常好的硬件性能，便可实现出色的测量灵敏度。但是，互相关级数增加会影响到测量速度。

频谱仪如何测量相位噪声？

频谱仪测量相位噪声的步骤如下：

我们以是德科技（原安捷）N9320B频谱仪为例，测量相位噪声的步骤如下：

相位噪声测试的是频域上的稳定性。

我们指定相位噪声为相对于基本射频输出频率的单边带功率，在载波频率的各个偏移量处测 量得到，并归一化为1 Hz测量带宽 ( 如在频率偏移量为100 kHz处，相位噪声为–120 dB /Hz)。

在此例中，我们用一个50MHz的幅度参考信号作为基本信号。

1. 按 Preset/System 按键> 复位 ( 复位类型为出厂设置 ) 复位频谱仪。

2 用一根线缆将前面板上的 CAL OUT 连到 RF IN 端口。 按 Preset/System 按键> 校准 > 校准输出 开

3 按 Auto Tune 按键来自动调谐信号到屏幕的中间。

4 按 Peak Search 按键在信号的峰值处放置一个标记 :

5 打开相位噪声功能察看测量结果 : 按 Marker 按键> 功能 > 相位噪声 > 相位噪声 开

6 改变频率偏置 : 按 Marker 按键 > 功能 > 相位噪声 > 偏置 手动

然后使用旋钮或者数字键盘来改变频率偏移量。

按相位噪声 菜单下的对应软键可将频率偏移量设为 1 kHz, 10 kHz, 20 kHz, 30 kHz, 50 kHz, 100 kHz 或 1 MHz。

如何利用相位噪声测试表征时钟抖动来加速设计验证过程？

随着数据速率的提高，时钟抖动分析的需求也在与日俱增。在高速串行数据链路中，时钟抖动会影响发射机、传输线和接收机的数据抖动。时钟质量保证的测量方法也在不断发展。目前的重点是针对比特误码率(BER) 建立时钟性能和系统性能之间的直接联系。

今天我们将探讨参考时钟的作用和时钟抖动对数据抖动的影响， 并讨论一种使用 Keysight E5001A 精确时钟抖动分析应用软件 ( 可在 E5052B 信号源分析仪上运行 ) 的全新测量技术。该测量技术提供了前所未有的测量精度，可测量随机抖动 (RJ) 并对随机抖动和周期抖动 (PJ) 分量进行实时抖动频谱分析，以提升您的设计质量。我们还探讨了解决方案的实时测量功能，此功能可加快设计验证过程。

参考时钟在高速串行应用中的作用

图15所示的是高速串行数据链路中的主要元器件。发射机通常将一组速率较低的并行信号转换成串行数据流。信号经过一条包括多个背板和电缆的传输通道进行传送。接收机通常会解释输入的串行数据，从中分离出时钟，再把串行数据重新转换成并行数据流。在许多诸如此类的说明中，参考时钟更多地被视为一个组成部分但不是关键部分，但是在高速串行数据系统中数据比特率可达数吉比特，此时参考时钟是一种关键部分。通常，参考时钟的振荡速率远远低于数据速率，并在发射机中成倍增长。发射机使用参考时钟来确定串行数据流中的逻辑变换定时。发射的数据中包括参考时钟的特征。在接收机中可能会出现两种不同的情况。如果未分配参考时钟，则接收机会利用锁相环 (PLL) 从数据流中还原时钟— 并利用该时钟定位采样时间点。如果已分配参考时钟，则接收机会同时使用数据信号和参考时钟来定位采样点。

时钟抖动对发射机数据抖动的影响

参考时钟是最终的系统定时源。它为发射机、已分配和未分配的时钟系统提供时基，而接收机的时钟恢复电路可以重现参考时钟特征。现在我们将探讨时钟抖动如何在系统发射机中进行传输。 发射机必须用适当的因数乘以参考时钟获得数据速率，才能确定逻辑变换定时。例如，对于 100 MHz 参考时钟和 5Gb/s输出信号，发射机将用PLL 给参考时钟乘以因数50。PLL 乘法器不仅放大时钟抖动，还引入其自身的抖动，主要是PLL 压控振荡器(VCO) 的RJ。频率乘以因数n 的结果是相位噪声功率载波比乘以n2，所以抖动迅速变大。

发射机中的PLL 乘法器具有一定的频率响应，通常是如图 3 所示的二阶响应。非均匀频率响应会产生一个值得注意的问题: 时钟抖动实际上有什么影响? 如果PLL 非常出色且带宽为零，那么它将过滤掉所有的时钟抖动，从而为发射机提供无抖动时基。当然，零带宽意味着无限锁定时间，所以我们不得不综合考虑，但是PLL 带宽越窄，参考时钟加入数据中的抖动就越小。确定时钟是否能在系统中正常工作且符合预期的BER 要求，需要对抖动频谱进行详细测试。

真实的抖动源

如果观察实际环境中的高速数字电路，您会发现许多抖动源，如图4所示。跟我们前面讨论的一样，时钟信号通常分配给多个IC，时钟频率可能进行乘法和/ 或除法运算。即使我们假设来自晶体振荡器的参考时钟具有较低的抖动， 但是由于IC 带来的附加噪声或其他设备产生的干扰，经过乘法或除法运算的输出时钟也可能不是非常干净。

开关电源的噪声是一个主要污染源，开关频率一般为100 kHz 到1MHz。开关电源噪声可能会注入时钟信号线路，它在左下角的图 18 中显示为PJ。

其他周期抖动源可能是来自数据或时钟线路的干扰，或是在时钟线上的互调产物(见图4)。只要PJ 分量出现在远离时钟频率处，就很有可能通过插入带通滤波器(或低通滤波器) 来消除这些抖动。然而，当周期抖动接近时钟频率时会遇到问题，由于很难得到高频高Q 滤波器。参考时钟的RJ 也一样，时钟除法器可能增加宽带噪声，这可能会使输出时钟信号的RJ 增加。

要诊断各种问题，设计人员必须表征有关电路物理布局和/ 或工作环境下的时钟抖动。

通过相位噪声测试技术表征时钟抖动

在相位噪声频谱中可以看到 PJ分量的毛刺。所以 PJ 频率知识对于诊断问题非常有帮助。参考每个 PJ频率的 PJ rms 也能帮您了解每个 PJ分量对总体时钟抖动的影响，查看去除主要 PJ分量之后总体抖动的变化。(见图 20)

通过 E5052B 信号源分析仪 的先进体系结构进行实时抖动测量

与传统的抖动测量模式不同，带有 E5001A 软件的 E5052B 信号源分析仪可以对相位噪声测量进行实时抖动分析。该仪器使用PLL 提供参考源。它能够自动检测时钟频率，在几毫秒内把内置参考源自动调谐为时钟频率，测量相位检波器保持 PLL 所产生的噪声信号。通过可用于100MHz抖动带宽测量的模拟数字转换器 (ADC) 和用于频域数据的实时快速傅立叶变换 (FFT)，它可以以 250 MSa/s 的速率捕获噪声信号，从而能显著提高测量速度。例如，1 kHz到 100 MHz带宽的测量每次只需0.3 秒。

利用交叉关联技术获得前所未有的低抖动本底噪声

E5052B 信号源分析仪抖动测量分辨率和本底噪声非常低，通常10Gbps速率时的RJ 本底噪声仅为几飞秒。由于ADC 的动态范围有限，且其内部参考时基的残余抖动较大， 高性能(实时或采样) 示波器的抖动本底噪声通常在一百飞秒上。E5052B 通过检测基带(其中较大的载波信号已消除) 的相位噪声来保持宽动态范围。E5052B利用两个独立的内部测量通道之间的独特交叉关联技术，将抖动测量极限扩大到低于其内部时基的残余抖动。(见图7)。与目前的高性能示波器相比，E5052B 利用这种交叉关联技术把抖动本底噪声降低了100 倍到1000倍。(见图22)

实时仿真PLL 响应

图23 表示直接应用于时钟相位噪声信号的PLL 响应功能的结果。您可以看到如何消除频谱的不同部分，使您可以分析与应用相关的抖动。E5052B 对相位噪声测量的实时抖动分析功能可加快您的设计进程。E5052B SSA可以导入任何PLL响应函数，使您可以轻松快速地仿真设备到设备的PLL 响应。

对于高速串行数据应用，时钟抖动分析的主要目的是确定参考时钟的抖动对系统比特误码率的影响。最精确的方法是使用在时钟应用中最坏情况下发射机(和 接收机) 的传递函数，并测量获得的时钟 RJ 和 PJ。在 E5052B 信号源分析仪 上运行的 E5001A 精确时钟抖动分析软件改变了传统的抖动测量方式，它不仅能以飞秒级分辨率对时钟抖动进行全面分析，而且具有出色的易用性和实时抖动分析功能，可以帮助您加快设计验证过程。