Brite Semiconductor Releases ONFI 4.2 IO and Physical Layer IP based on SMIC 14nm FinFET Process
Brite Semiconductor (“Brite”), a leading provider of custom ASIC design, manufacturing and IP, on Jun.3, 2021 announced the launch of ONFI (Open NAND Flash Interface) 4.2 IO and Physical Layer IP. The IO supports SDR/NV-DDR/NV-DDR2 1.8V, NV-DDR3 1.2V, and the physical layer IP adopts full digital design with features of low power consumption and small area.
The ONFI physical layer IP can be adopted in the ONFI and is compatible with ONFI 4.2/4.1/4.0/3.2 etc. standards. Currently, the IO and physical layer IP is silicon proven on 40nm processe.
ONFI 4.2 physical layer IP has the following features:
1. Silicon proven on 40LL process
2. Achieve Max 1600Mbps on NV_DDR3 1.2V and Max 800Mbps on NV_DDR2 1.8V
3. Achieve Max 800Mbps on 40LL
4. Support ODT (On-Die Termination) and Impedance calibration
5. Compliant with the ONFI 4.2/4.1/4.0/3.2 etc. standard
6. Support DQS Gate, Write and Read training
7. Adopt All-Digital DLL design
8. Adopt APB register interface
“With more than 10 years of successful experience of custom ASIC design, manufacturing and IP development, Brite Semiconductor provides the value to our customers,” said Yadong Liu, VP of Engineering at Brite Semiconductor. “The ONFI IP is silicon proven , which can help customers quickly achieve mass production.”
- |
- +1 赞 0
- 收藏
- 评论 0
本文由PlusLee转载自灿芯半导体官网,原文标题为:Brite Semiconductor Releases ONFI 4.2 IO and Physical Layer IP based on SMIC 14nm FinFET Process,本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。
相关研发服务和供应服务
相关推荐
灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案,支持24bits高精度小数分频
灿芯半导体(上海)股份有限公司宣布成功研发出一款通用高性能小数分频锁相环(fractional-N PLL)IP,支持24bits高精度小数分频,最高输出频率4.5Ghz,另外还支持扩频时钟(SSC)功能,可以为客户提供多功能的小数分频 PLL解决方案。
灿芯半导体USB 2.0 OTG PHY通过USB-IF的认证
灿芯半导体基于0.11微米工艺平台而开发的USB 2.0物理层设计(PHY)已通过USB-IF的高速产品测试程序,并取得了USB-IF的高速产品商标 。该USB 2.0物理层设计同时支持器件和主机应用的On-The-Go(OTG)规范,可以用于所有需要USB 2.0的相关产品,比如实现数据存储的桥应用程序接口,以及移动手持设备的SoC整合等。
【产品】3.0~3.6V的射频收发器B130RF15P4G,专为智能仪表和IEEE 802.15.4g应用设计
灿芯半导体推出的射频收发器B130RF15P4G是一个双频(sub-1GHz和2.4GHz频段)完全集成的收发器,专门为智能仪表和IEEE 802.15.4g相关应用设计。
安全芯片设计/流片/封装
提供从安全芯片架构设计到芯片成品的整体解决方案,包括厂家的选择、工艺节点的应用、IP的提供、后端设计、封装和测试方案与逻辑等方面,工艺节点主要包含180nm/130nm/110nm/90nm/65nm/55nm/40nm/28nm/14nm/等节点。
服务提供商 - 灿芯半导体 进入
灿芯半导体与SaberTek合作开发WiSUN 和 802.11ah低功耗收发器芯片
灿芯半导体获得SaberTek公司授权,采用SBR6201 收发器 IP开发高性能、低成本的无线智能公用设施网络(Wi-SUN)和802.11ah射频芯片。所有主要的无线射频通信参数都是可编程的,支持高线性模式或者低功耗模式的动态配置,并且接收通路(RX)具有很大的动态范围和高灵敏度。
灿芯半导体上线芯片设计/流片/封装服务
灿芯半导体的芯片设计、流片、封装服务已于8月上线平台,并支持IP采购和定制化服务。用户可以在平台定制14nm先进工艺的芯片、提交流片生产与对应的封测服务需求、采购灿芯自主开发的IP,包含YouPHY/YouRF/YouSiP/YouAnalog/YouIO/YouSecure/YouCrypto等七大系列,及其第三方合作伙伴的IP,有特殊需求的IP也可以进行定制。
【产品】灿芯半导体新推出xSPI/Hyperbus™/Xcella™控制器和PHY整体解决方案
日前,灿芯半导体日前宣布推出xSPI/Hyperbus™/Xcella™存储器(闪存、PSRAM、MRAM 等)的控制器和PHY解决方案,适用于客制化SoC;采用自动流量控制和反馈采样技术等创新技术来达到小面积和高速率。
华进与灿芯半导体联手打造新一代SoC和SiP解决方案
华进与灿芯半导体双方在高性能倒装芯片球栅格阵列(Flip Chip Ball Grid Array,FCBGA)和高密度三维系统级封装(3D-SiP,包括TSV)等创新型系统级封装解决方案展开全面合作,旨在通过芯片设计、封装设计与仿真、先进工艺开发等方面的紧密结合,以及IC与封装的系统协同设计和整体优化,为终端客户实现最具竞争力的产品,实现多方共赢。
灿芯半导体多速率Serdes IP方案,具有优异性能、面积和功耗
灿芯半导体为客户提供1.25-12.5Gbps多速率SERDES IP方案。该方案平滑地集成了多SERDES通路,具有同级产品中最优的性能、面积和功耗。可编译的PHY可以支持众多主流接口。
【产品】300mA输出线性稳压器OCP1303/OCP2820 ,IQ典型耗电38uA,工作电压2.2V-5.5V
灿瑞科技推出的 0CP1303 | 0CP2820 300mA输出线性稳压器,具有简单外围,仅3个陶瓷滤波电容;宽幅工作电压,工作电压: 2.2V-5.5V;静态低功耗,1Q典型耗电38uA;高输出电流,提供高达300mA输出电流。
灿芯半导体推出由USB控制器和PHY构成的USB IP完整解决方案,助力系统制造商设计高质量的ASIC/SoC产品
2022年9月9日,一站式定制芯片及IP供应商——灿芯半导体日前宣布推出可用于ASIC/SoC的USB IP完整解决方案。该解决方案由一系列USB控制器和PHY构成,可以助力系统制造商、个人电脑原始设备制造商和IC公司等设计高质量的ASIC/SoC产品。
采用灿芯半导体SoC平台解决方案的智能电表芯片量产,为客户提供更加可靠、稳定及高性价比的优质解决方案
采用灿芯SoC平台解决方案以及40nm及0.13μm工艺研发、可实现RF和PLC通信的两颗芯片进入量产阶段,展示了灿芯不断为客户提供更加可靠、稳定及高性价比的优质解决方案和服务的承诺。
灿芯半导体推出USB PHY解决方案,支持高速、全速和低速数据传输速率
YouPHY-USB系列IP是灿芯半导体具有自主知识产权的先进高速USB接口IP,提供可用于片上系统(SoC)设计的USB2.0 OTG PHY IP,实现完整的混合信号和OTG连接IP方案。
【选型】灿芯提供200Mbps到4800Mbps的IO,用于各芯片间的接口通信,有阻抗校准功能
Brite灿芯半导体 DDR IO库覆盖了广泛的DDR标准,数据速率从200Mbps到4800Mbps,Brite提供了具有竞争力的DDR IO特性,包括OCD、ODT、DCC和VREF校准以及TX去加重等可选项配置,以实现高速性能、低抖动、低功耗和紧凑的单元尺寸。
登录 | 立即注册
提交评论