在电子工程中，示波器的工作原理是什么？

SO 示波器块示意图

所有数字存储示波器 (DSO) 的核心元件都是示波器的模数转换器 (ADC) 和采集存储器。这是示波器用来获取波形图形的最根本组件。ADC 获取模拟输入信号，然后将特定时间点的模拟电压值转换为数字二进制值。在如今的大多数 DSO 中，这通常是采用 8 位垂直分辨率完成的。也就是说，通常 DSO 能以 1/256 的分辨率来分辨输入信号的电压值。

“衰减器”、“直流偏移”和“放大器”块执行输入信号的预刻度调整，以便将输入信号的刻度调整到 ADC 的固定动态范围内。当您调整 V/div 旋钮时，将在衰减器块内设置特定分压器网络，这可能会降低输入信号的幅度，还可设置放大器的增益。调整垂直位置旋钮时，将更改直流偏移。同样，这将使可能具有一定直流偏移量的输入信号位于 ADC 的固定动态范围内。

触发和时基块控制 ADC 采样（获取图形）的时间和频率。触发信号实际上告诉时基块何时停止采集（图形）。例如，如果示波器的存储器深度为 1000 点（每次采集的采样数），并且如果示波器已设置为在屏幕正中触发，则时基块将启用 ADC/存储器块，连续采样输入或命令至少填充存储器的一半。触发事件发生后，时基块允许 ADC/存储器块在采样结束前再多进行 500 次采样。在此情况下，采集存储器中的头 500 次采样表示触发事件之前的波形数据，而采集存储器中的后 500 次采样触发事件之后的波形数据。

采集周期结束后，必须对存储在采集存储器中的采样进行处理以进行显示。早期的 DSO 只是使用示波器的 CPU 系统将数据从采集存储器中读出（每次一个采样）、处理数据，然后再将采样数据存储到显示存储器中。这是一个非常耗时的过程，有时会导致波形更新率较慢 – 尤其是在处理较深的存储器记录时。如今的许多新型 DSO 都使用专用的可定制 DSP 来快速处理/数字式过滤数据，然后高效地将波形数据以“流水线”的方式输入显示存储器，因而提高了吞吐量和波形更新率。

这里特別介绍一下数字实时示波器的核心-采样系统和模数转换器ADC

采样系统本身与示波器并不是必然关联，因为模拟示波器并不存在采样电路。但是水平采样系统和数字示波器必然关联，无论是实时示波器还是采样示波器。尤其是在数字实时示波器领域，ADC芯片及采样电路相关技术已经成为核心技术。

01 奈奎斯特采样定理和数字示波器的采样系统性能

谈及采样技术无法绕开的是的奈奎斯特采样定理。

奈奎斯特采样定理

For a limited bandwidth signal with a maximum frequency fMAX, the equally spaced sampling frequency fS must be greater than twice the maximum frequency fMAX, in order to have the signal be uniquely reconstructed without aliasing.
直译如下：
对一最大频率fMAX的有限带宽信号，相等间隔的采样频率fS必须大于最大频率fMAX的两倍，以便唯一地重构信号而不会出现混叠。

根据上述表述，解读奈奎斯特采样定理有两大原则：

1.被采样的最高频率分量必须小于采样速率的一半;

2.第二个经常被遗忘的规则是，采样样本必须等间隔。

01 根据奈奎斯特采样定理，一般在中高带宽产品上采用平坦响应的实时示波器，带外分量基本被滤除，因此基于Sinx/x插值技术，兼顾经济性和性能考虑，业界通行的法则是采样速率是带宽的2.5倍，比奈奎斯特定理的2倍要求再高点。

而针对采用高斯响应的低带宽示波器，则一般要求采样率是带宽的4倍以上，以免带外信号混叠。业界也有一些产品基于线性插值技术，则一般采用10倍法则即采样速率必须是带宽的10倍。因此比如50 GSa/s的采样能力，支持20 GHz带宽完全正常，但是如果标称支持到23 GHz带宽则有点勉强，其信号采样重构失真必然较大，当然也无法保证测量精度。

在上一站的介绍文章中，我们用实验数据验证了实时示波器的平坦响应的特性，因此对应最高带宽6 GHz,按照2.5倍法则，需要15 GSa/s以上采样率。MXR全系列每通道均提供了16 GSa/s采样，完全满足带宽和采样两者的关系和要求。下图展示了MXR608A进行6GHz正弦波测试的结果图片，信号由KEYSIGHT E8267D输出：

图2 实时示波器6GHz型号精确测试6GHz正弦波结果图

02 而另外一条采样等间距原则，则常常被广大工程师朋友所忽视。尤其是在今天很多中高带宽产品上，为了实现高采样率，都会采用 Interleave Sampling 技术，如下图示：

图3 Interleave Sampling架构原理图

采用多路ADC进行交错采样时，采样时钟精度和相位延迟控制精度都是影响采样等间隔的重要干扰因素。而采样时钟精度反映在示波器的水平系统的重要指标就是水平刻度精度(Time Scale Accuracy)或者水平时基精度(Time Base Accuracy)。

实时示波器示波器提供了业界最高的标配的水平时基精度，初始水平时基精度高达8ppb(ppb:Part per Billion,亿分之一)。这一指标远远高于业界其它同级别产品的100ppb水平，老化指标也相当优异。MXR的卓异的水平时基精度是采样等间隔的有力保证，也是多年来业界为什么对Keysight (及前身Agilent) 的数字示波器的测量精度有口皆碑的根本原因。

2 ADC的位数和示波器的ENOB－实时示波器的另一重要指标

反映数字实时示波器的另一重要指标是采样ADC的位数，这是非常直观的指标。

01 ADC作为数字示波器的核心部件，是提高示波器测量精度或信号保真度的最重要的一环。

在90年代中期，数字示波器的ADC就从初期的6bit提高到8bit，一直沿用了近20年，因为8bit ADC符合从90年代开始的以TTL/CMOS电平为主流的数字信号标准和应用。

近几年随着市场对无限带宽需求带来的信号速率增长和在终端和IOT设备上对低能耗的的追求，由此带来信号幅度和容限持续降低。反映在测试测量设备上，一直在推动数字实时示波器的ADC位数取得了明显的提升。

标志性产品是Keysight在2014年推出的S系列最高带宽8GHz 10bit示波器以及2018年推出的带宽高达110 GHz的10bit 的UXR超高端示波器。

图5 持续推高的信号速率和降低的信号幅度与容限

02 ADC 比特数与示波器的垂直分辨率成正比。理论上讲，10位ADC示波器的分辨率比8位ADC示波器高4倍。而事实上反映在示波器上的最终指标则是ENOB，Effective Number of Bits，中文叫动态有效位。

ENOB不仅和基础的ADC位数有关，还和示波器的本底噪声和水平插值误差或者采样精度有关。因此理论的ADC位数不能直接换算成示波器的最终ENOB，也就是说评估示波器的垂直分辨率更为有价值的指标是系统ENOB。因此如果您在评估示波器时应当要求厂家明确给出其产品带宽范围内在不同频点下的ENOB。

客观上，由于示波器的本底噪声呈高斯随机分布，带宽越大，噪声越大，因此在高频点实时示波器的ENOB可能由于本底噪声的缘故牺牲很多。

这也是为什么在高带宽示波器上必须采用更高ADC位数的原因。近几年来超高速串行信号和高阶调制信号的发展对更高带宽示波器的ADC位数提出了很苛刻的要求，当然Keysight已经用UXR系列10bit超高端示波器交出了完美的答卷。

谈及ENOB则必须谈及针对ADC芯片的最常用评估参数——SINAD(Signal-to-Noise-and-Distortion Ratio)，是信号幅度均方根与所有其他频谱分量（包括谐波，但不包括DC）的均方根（RSS）平均值之比。除非另有说明，否则SINAD一般都使用正弦波输入信号进行测量。基于不同频率下的SINAD值，可以得到ADC或者示波器不同频点下的ENOB：

图 6 ENOB与SINAD换算公式

如何正确测试示波器的ENOB呢？

沿袭自SINAD测量，用固定幅度的正弦波对示波器的通道进行扫频，测量示波器上的电压结果。然后使用后处理工具（例如MathWorks MATLAB）进行计算，无论在时域和频域都可以。

基于时域方法，通过从测量所得结果中减去对应时间的理论最佳拟合电压。差值来源主要是噪声，这可能来自示波器的前端，一般由诸如相位非线性和扫频信号的幅度变化等。噪声也可能来自于ADC的间插采样失真。

基于频域方法，则通过从整个宽带功率中减去与主频分量相关的功率来计算ENOB。基本步骤如下：

1) 输入一个精准的RF正弦波到给定的通道，信号频率在带宽之内；
2) 注意正弦波的Vpp保持不变，因为这非常重要，每个步骤都使用相同幅度的信号输入；
3) 将捕获的波形文件加载到MathWorks中，并计算数据的均方误差;
4) 以不同的正弦波频率重复步骤1至3，确保每个步骤的 Vpp都相同。（这是一个关键步骤，同时保持同一Vpp幅度，以免Vpp的变化导致更高或更低 ENOB）

可见，采用精准正弦波扫频到示波器额定带宽频点进行测量是正确表征示波器ENOB的基础。业界有的产品给出的ENOB测量条件为10 MHz正弦波在示波器不同带宽下的值，显然没有完全准确表征，因为其输入的10 MHz正弦波在示波器不同带宽下没有任何幅度变化，主要计入的只是不同带宽下的示波器垂直本底噪声影响。

03 除了常常提到的示波器中所用 ADC 位数及系统 ENOB，今天在很多产品中还经常提到采用 Hi-Res Mode 时，示波器 ADC 分辨率最高可以达到 16bit。

Hi-Res 模式是示波器采集系统中常用的一种采集模式，主要是针对低频信号在无需高采样率情况下通过对若干原始采样点进行平均滤波（副作用是会降低带宽，因此只能针对低频信号测试用）得到的值作为样本来重构波形。

图 7 Hi-Res采集模式原理架构

在采用Hi-Res采集模式后，一般示波器带宽都会最低限制到20MHz左右，标称的ADC位数可以达到15/16 bit，最终可以实现的ENOB，不同公司的产品最终水平则略有差异。

Keysight 实时示波器 继承了上一代S示波器的优异的模拟前端设计，以及最新的实时示波器全新采集系统，采用硬件10bit ADC，所有通道在最高6GHz带宽和所有采样率下均可达到硬件10bit，是业界唯一“全天候”产品。采用Hi-Res模式下，最高可实现16bit ADC。

图8 MXR系列ADC分辨率，采样率与带宽关系

基于业界(ADC芯片公司)认可的最标准的ENOB测试方法标定，MXR具有业界优异的ENOB指标：

图 9 MXR不同频点下ENOB

使用小技巧

从使用角度来看，日常在使用示波器的时候，强烈推荐调节示波器垂直刻度到信号展开达到满屏的 90% 左右, 因为这时的垂直刻度为最优值，除以 ADC量化等级比如1024，量化误差为最优。比如一个典型的400mV信号(USB2.0)，设置示波器垂直刻度为 60mV/Div,全量程为480mV,在1024量化等级下，最小量化噪声为0.47mV左右。而如果设置垂直刻度为100mV/Div，全量程800mV,在1024量化等级下，最小量化噪声为 0.78mV，显然后一个刻度设置的测量精度要低。这个垂直刻度的不同设置其实背后反映的本质是在不同设置下示波器的ENOB 的差异。特别在采用两根电缆接入信号进行差分运算时，必须先分别对两个单端信号调节到最佳刻度，再进行差分运算。

当然很多时候，示波器垂直刻度的设置不仅与示波器本身有关系，在采用探头探测信号时，也会和探头的衰减倍数有关系，示波器的最小可设置垂直刻度=外接探头衰减倍数*示波器本身的最小刻度。

3 采样存储系统

除了上面两节描述的对实时示波器至关重要的采样率和 ADC 外，与水平采样系统直接关联的还有示波器的存储深度。

示波器的存储深度直接决定了实际工作中能够捕获的波形时长：

捕获时长=存储深度 ÷ 采样率

根据上面的公式，如果您想捕获更长时间的波形，有两种办法：降低采样率，但是采样率降低的同时也在降低数字带宽(奈奎斯特带宽)的风险，最终导致信号混叠，信号失真；另外一种办法就是增大存储深度，当然增大存储深度需要额外的成本。

需要特别说明的是，示波器的采样存储器不同于其内部主板及操作系统里的内存。示波器的采样存储技术除了数据存储器本身外，最重要的在于对ADC采样后的数据进行缓存，预处理，乃至包括硬件滤波等等。MXR系列采用了一个100 M门FPGA进行专门的数据缓存和处理，框图如下：

那么长存储有哪些典型应用场景呢？

比如(不限于)：

1) 捕获更长时间的波形进行协议分析，在不能确定问题发生原因以明确设置触发条件时；
2) 捕获长时间的波形进行抖动和相噪分析，可以分析到低频抖动分量和更精确的相噪分析结果;
3) 在对波形做时域到频域转换分析时，长存储波形可以提供更高的解析带宽或频域分辨率
4) 针对当前热门的 mmW 和 5G 及雷达数字接收机相关应用，更长的存储深度确保高采样率下的更长捕获时长可以带来更高的 EVM 精度！

实时示波器系列最新产品在所有型号上均提供了业界当前主流中端产品上最深的存储深度，标配200 M点每通道，可以升级扩展到400M点每通道，是业界其它产品的标配存储深度 的2-3倍，而其它产品需要通过增加扩展存储选件以达到与MXR同一水平。

4 小结

今天，我们主要就数字实时示波器的水平采样系统和ADC相关指标和参数及存储深度等做了一些介绍，我们将会介绍的垂直系统性能和指标介绍，这两方面正是为什么 Keysight 示波器始终提供了最精确测量结果的原因，也是为什么 Keysight 示波器广为业界推崇的原因。希望能对您在选择或购买示波器时能有一些更全面的了解和认识。

随着全新MXR系列实时示波器发布，Keysight 10bit ADC示波器家族再添新成员，三大系列，S,MXR及UXR系列，带宽全面覆盖从500MHz直到业界唯一的110GHz超高端产品，还提供了丰富的通道数选择，为业界各位工程师提供最广阔选择和最高的测量精度。

图11 Keysight全系列 10bit 实时示波器