以圣邦微SGM48211为例，分享高压半桥栅极驱动芯片共性问题应对措施

圣邦微电子推出SGM48211系列120V高压半桥栅极驱动产品。器件可应用于电信，数据通信，便携式存储的48V或更低电压系统中的电源转换器，半桥、全桥、推挽、同步降压，正激变换器和同步整流器等方面。

一颗好的高压半桥栅极驱动芯片需要具备怎样的性能？提供4A拉电流和4A灌电流输出能力；能够以最小的开关损耗驱动大功率MOSFET；电源引脚VDD运行范围8V至17V（绝对最大值 20V）；输入引脚耐压为-10V至20V；强鲁棒性；高侧、低侧两个通道完全独立，且彼此的导通和关断之间存在2.5ns（TYP）延迟匹配；驱动器内部具备欠压锁定保护功能防止故障；HS引脚抗负压能力强，支持100ns -(24V-V_DD) 负压和50V/ns dV/dt强抗噪声能力；内置自举二极管……SGM48211就是一个集合以上全部性能的绝佳选择。

表1 SGM48211主要优势

SGM48211的HS引脚具有抗负压噪声能力，在100ns时间内可承受的最大负压是-(24V-V_DD)。当HS引脚负压不超过芯片绝对最大额定值，芯片输出正常（如图1所示）。

图1 HS引脚抗负压能力

测试板：SGM48211搭建的降压电路；测试条件：V_DD=12V

SGM48211的HS引脚抗dV/dt噪声能力达到50V/ns。当 HS引脚电压变化速率在芯片绝对最大额定值范围内，芯片正常工作，HO和LO输出正常（如图2所示）。

图2 HS引脚抗dV/dt噪声能力

SGM48211内部集成120V额定电压的自举二极管，可以帮助客户省却二极管电路设计并减小PCB尺寸。如图3所示，当上管Q1关断，下管Q2导通时，HS引脚电压低于电源电压 V_DD，V_DD通过自举二极管D_BOOT 对自举电容C_BOOT进行充电，在自举电容两端产生V_BS电压；当下管Q2关断，上管Q1开通时，驱动芯片内部上管MOS导通，由自举电容两端悬浮电压 V_BS支持HO相对HS的开关。随着上管Q1导通，HS高压时自举二极管处于反偏，V_BS和电源V_DD被隔离开。

图3 自举电路工作原理

除SGM48211之外，圣邦微电子还推出了同系列120V高压半桥栅极驱动芯片SGM48209可供客户选择，其典型特性如表2所示。

表2 圣邦高压半桥栅极驱动芯片系列产品

注：SGM48211引脚分布不同于SGM48209，具体参见数据手册。 

接下来，我们将以SGM48211为例，探讨一下在使用高压半桥栅极驱动产品过程中会遇到的各类问题及应对方案。

首先，在电路设计之初，需要特别注意的是自举电容C_BOOT的选取，不能过小，亦不能过大。

当下管Q2导通，HS电压低于电源电压V_DD，自举电容C_BOOT 会被充电。自举电容仅在上管Q1开通时放电，给高端电路提供电源V_BS。选取C_BOOT，首先要考虑的参数是上管Q1开通时，自举电容允许的最大电压降。如果 C_BOOT容值选择过小，会出现如图4所示的现象，由于C_BOOT上存储的电荷不足，V_HB-V_HS的电压跌落至低于驱动芯片HB的UVLO阈值，从而触发驱动芯片欠压锁定保护，导致HO无输出，上管Q1无法开通。

图4 C_BOOT过小的影响（波形参考地）

根据驱动芯片HB的UVLO值，可由式（1）求得C_BOOT的最小值。

式中，Q_G是功率管的栅极总电荷量；I_BL是HB对地漏电流；I_RGS是流入栅极-源极电阻器的电流；I_QBS是HB至HS静态电流；t_ON是上管Q1导通时间；V_F是自举二极管D_BOOT的正向导通压降；V_HB,OFF是驱动芯片V_HB的下降UVLO阈值。

从式（1）可见，随着Q_G增大，自举电容C_BOOT的取值也需要增大，C_BOOT增大会导致自举二极管瞬时充电电流增大。需要特别注意的是，由于自举二极管是集成在SGM48211的内部，集成的自举二极管的Die面积有限，散热能力有限。C_BOOT充电电流超出自举二极管散热能力时，可能会烧毁自举二极管。图5、6所示为在V_DD=12V条件下对SGM48211内部自举二极管充电时的峰值电流波形：C_BOOT=680nF，D_BOOT峰值电流为10.7A。

可见，C_BOOT的容值如果选择过大，会导致自举二极管存在损坏的风险。实际应用中，由于功率管Q_G较大，C_BOOT取值不得不大时（如C_BOOT≥680nF时），为了保护SGM48211内部自举二极管，可以选择在C_BOOT处串联一个自举电阻R_BOOT（典型值1Ω至10Ω）来限制自举电容的充电电流（如图7所示）。如图8所示，在V_DD=12V，C_BOOT=680nF，R_BOOT=1Ω条件下对SGM48211内部自举二极管耐峰值电流能力进行测试，结果与图6对比，D_BOOT峰值电流从10.7A降至5.5A。

图7 C_BOOT串联一个自举电阻R_BOOT                            图8 增加自举电阻后自举二极管充电电流

但是，自举电阻不可过大，否则会增加V_BS时间常数。下管Q2的最低导通时间，即给自举电容充电或刷新电荷的时间，必须匹配这个时间常数。该时间常数取决于自举电阻，自举电容和开关器件的占空比，可由下式（2）求得。

式中，R_BOOT是自举电阻；C_BOOT是自举电容；D是占空比。

当C_BOOT串联自举电阻，需要考虑自举电阻带来的一个额外的电压降。

式中：I_CHARGE是自举电容充电电流；t_CHARGE是自举电容充电时间，即下管Q2导通时间；R_BOOT是自举电阻。

除了上述自举电容C_BOOT的选取需要特别注意之外，高压半桥栅极驱动产品在实际应用中还经常遇到的一大挑战是 HS 引脚负压带来的芯片失效。

如图9所示，由于实际电路中存在上下管功率器件的封装电感和电路板走线的寄生电感，上管Q1导通时，电流经过上管流过负载电感；上管Q1关断换流时，续流电流经过下管Q2的体二极管流过负载电感，该电流会在L_S1、L_S2等寄生电感上产生电压，从而导致HS引脚处产生低于地线电压的负压。该负电压的大小正比于寄生电感的大小和开关器件的电流关断速度di/dt，如式（4）所示，其中di/dt由栅极驱动电阻R_G和开关器件的输入电容C_ISS决定。

式中，V_F是下管Q2的体二极管正向导通压降。

图9 HS引脚产生负压的原因

SGM48211的HS引脚在100ns时间内可承受的最大负压是-(24V-V_DD)，当HS引脚负压幅值超过驱动芯片HS引脚的耐负压最大值，可能会导致驱动芯片发生闩锁效应，产生不可预测的结果。如HI为低电平时，HO从低电平跳到高电平，半桥两个功率管发生直通短路。如图10、11所示，在上管关断的时候HS引脚的瞬间电压达到了-18.6V，这个负压使得HO从低电平跳变成高电平，上管和下管直通短路。

另外，自举电容两端最大的电压V_HB-V_HS等于V_DD-V_F-V_HS，HS引脚负压过大可能会使自举电容处于过压状态，会有打坏电容，短路到HS的风险。同时如果V_HB-V_HS超过驱动芯片的绝对最大额定值，会导致驱动芯片过压损坏。

由上述分析可知，HS引脚负压过大容易导致驱动芯片失效。因此，如何抑制HS负压，将是高压半桥栅极驱动芯片应用中的重要课题。为了减小HS引脚负压，在电路设计中需要注意：

1、优化布局，减少寄生电感（如图12所示）。半桥电路的两个功率管尽可能靠近放置，它们之间连线尽可能短粗；驱动芯片尽量靠近功率管，减少驱动回路的走线；使用低寄生电感的驱动电阻；使用低寄生电感的瓷片电容作为自举电容C_BOOT，同时C_BOOT尽量靠近驱动芯片引脚；退耦电容尽量靠近驱动芯片引脚。

图12 布局注意事项

2、降低功率管的开关速度，从而降低开关时的电流变化率di/dt。增大驱动电阻（注意：这种方法会增加功率管开关损耗）；外加缓冲电路。

3、在HS和VSS之间增加一个低正向导通压降的肖特基二极管：快速将 HS 引脚负压钳位到-0.7V左右（如图 13 所示）。为验证该方法，在图11测试条件的基础上，增加HS到VSS的钳位肖特基二极管。上电测试后发现HS引脚负压被成功钳位，HO输出无异常跳变，驱动芯片工作正常（如图14所示）。

4、可以考虑在HS与SW间放置一个低阻值噪声抑制电阻R_VS。既可以作为驱动电阻起到限制上管Q1的开通速度和关断速度的作用，也可以作为自举电阻限制C_BOOT的充电电流，还限制了在上管Q1源极的电压负向瞬态时肖特基二极管的电流。