电力电子方向的PCB如何设计？选择是德科技的电子设计自动化EDA软件，帮助进行各种电路电子设计

时间： 2024-05-24 来源：是德科技 Keysight Technologies知乎

技术问答

选型帮助

研发客服

商务客服

什么叫印制电路板?

PCB（ Printed Circuit Board），中文名称为印制电路板，又称印刷线路板，是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。

印制电路板PCB

印制电路板的创造者是奥地利人保罗·爱斯勒，1936年，他首先在收音机里采用了印刷电路板，自20世纪50年代中期，印刷线路板才开始被广泛运用。

PCB印制电路板主要功能是使各种电子元器组件通过电路进行连接，起到导通和传输的作用，是电子产品的关键电子互连件。几乎每种电子设备都离不开印制电路板，因为其提供各种电子元器件固定装配的机械支撑、实现其间的布线和电气连接或电绝缘、提供所要求的电气特性，其制造品质直接影响电子产品的稳定性和使用寿命，并且影响系统产品整体竞争力，有“电子产品之母”之称。

PCB设计是什么？

印制电路板设计(PCB设计)是以电路原理图为根据，实现电路设计者所需要的功能。印刷电路板的设计主要指版图设计，需要考虑外部连接的布局。内部电子元件的优化布局、金属连线和通孔的优化布局、电磁保护、热耗散等各种因素。优秀的版图设计可以节约生产成本，达到良好的电路性能和散热性能。简单的版图设计可以用手工实现，复杂的版图设计需要借助计算机辅助设计(CAD)实现。

PCB (Printed Circuit Board)是印刷电路板的缩写。

PCB设计规则

1、在通常情况下，所有的元件均应布置在电路板的同一面上，只有顶层元件过密时，才能将一些高度有限并且发热量小的器件，如贴片电阻、贴片电容、贴片IC等放在底层。

2、在保证电气性能的前提下，元件应放置在栅格上且相互平行或垂直排列，以求整齐、美观，在一般情况下不允许元件重叠；元件排列要紧凑，元件在整个版面上应分布均匀、疏密一致。

3、电路板上不同组件相临焊盘图形之间的最小间距应在1MM以上。

4、离电路板边缘一般不小于2MM。电路板的最佳形状为矩形，长宽比为3:2或4:3.电路板面尺大于200MM乘150MM时，应考虑电路板所能承受的机械强度。

PCB设计技巧

在PCB布局设计中要分析电路板的单元，依据起功能进行布局设计，对电路的全部元器件进行布局时，要符合以下原则：

1、按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。

2、以每个功能单元的核心元器件为中心，围绕他来进行布局。元器件应均匀、整体、紧凑的排列在PCB上，尽量减少和缩短各元器件之间的引线和连接。

3、在高频下工作的电路，要考虑元器件之间的分布参数一般电路应尽可能使元器件并行排列，这样不但美观，而且装焊容易，易于批量生产。

PCB设计流程有哪些？

第一阶段:PCB方案设计-工程师根据电路现场情况、市场调研或产品的创新需求，规划电路的基本模块，并绘制产品的电路图。该阶段可在没有altium设计软件的情况下完成。手稿及其他办公软件一般能满足要求。以下阶段需要应用于altium设计软件。

第二阶段:原理图设计-根据产品电路框架图绘制具体原理图，使电路系统具体化。该阶段的设计将决定电路结构和pcb板设计布线规模。

第三阶段:将元件网络表信息导出到pcb板设计-绘制原理图后，需要将元件封装和元件连接信息传输到PCB板设计环境。目前的广告软件只需一条命令就可直接将元件网络表和元件封装信息发送到pcb板设计环境，并具有无缝对接和双向同步功能。

第四阶段:元器件布局-元器件封装转移到pcb板设计环境后，需要根据产品的机箱形状、面板结构、电磁兼容性规范、电气布局的合理要求、pcb板设计叠层结构等特点进行元器件布局。

第五阶段:PCB板设计布线-组件布置好后，根据pcb板设计中网络表生成的预拉线用实线填充。这条填充线是成品线路板上的铜箔线，线路板布线的合理性将直接影响线路板的质量。

第六阶段:计算机辅助制造加工制造-需要电子工程师输出GERBER文件进行加工制造。

印刷电路板（PCB）市场趋势

随着数字系统数据速率的不断提高，确保PCB良好的信号完整性性能变得越来越重要。信道损耗是要测量的重要参数之一，以满足高速I/O的信号完整性要求。选择正确的PCB材料，对于避免昂贵的过度设计或面临性能问题的风险非常重要。精确高效的PCB损耗测量方法对于PCB设计人员或PCB制造商来说非常重要。

PCB设计术语

过孔

一旦选用了过孔，务必处理好它与周边各实体的间隙，特别是容易被忽视的中间各层与过孔不相连的线与过孔的间隙，如果是自动布线，可在“过孔数量最小化”子菜单里选择“on”项来自动解决。（2）需要的载流量越大，所需的过孔尺寸越大，如电源层和地层与其它层联接所用的过孔就要大一些。

丝印层Overlay

为方便电路的安装和维修等，在印刷板的上下两表面印刷上所需要的标志图案和文字代号等，例如元件标号和标称值、元件外廓形状和厂家标志、生产日期等等。不少初学者设计丝印层的有关内容时，只注意文字符号放置得整齐美观，忽略了实际制出的PCB效果。他们设计的印板上，字符不是被元件挡住就是侵入了助焊区域被抹赊，还有的把元件标号打在相邻元件上，如此种种的设计都将会给装配和维修带来很大不便。正确的丝印层字符布置原则是：”不出歧义，见缝插针，美观大方”。

SMD封装

Protel封装库内有大量SMD封装，即表面焊装器件。这类器件除体积小巧之外的最大特点是单面分布元引脚孔。因此，选用这类器件要定义好器件所在面，以免丢失引脚。另外，这类元件的有关文字标注只能随元件所在面放置。

填充区

网格状填充区（External Plane）和填充区（Fill）

正如两者的名字那样，网络状填充区

是把大面积的铜箔处理成网状的，填充区仅是完整保留铜箔。初学者设计过程中在计算机上往往看不到二者的区别，实质上，只要你把图面放大后就一目了然了。正是由于平常不容易看出二者的区别，所以使用时更不注意对二者的区分，要强调的是，前者在电路特性上有较强的抑制高频干扰的作用，适用于需做大面积填充的地方，特别是把某些区域当做屏蔽区、分割区或大电流的电源线时尤为合适。后者多用于一般的线端部或转折区等需要小面积填充的地方。

焊盘Pad

焊盘是PCB设计中最常接触也是最重要的概念，但初学者却容易忽视它的选择和修正，在设计中千篇一律地使用圆形焊盘。选择元件的焊盘类型要综合考虑该元件的形状、大小、布置形式、振动和受热情况、受力方向等因素。Protel在封装库中给出了一系列不同大小和形状的焊盘，如圆、方、八角、圆方和定位用焊盘等，但有时这还不够用，需要自己编辑。例如，对发热且受力较大、电流较大的焊盘，可自行设计成“泪滴状”，在大家熟悉的彩电PCB的行输出变压器引脚焊盘的设计中，不少厂家正是采用的这种形式。一般而言，自行编辑焊盘时除了以上所讲的以外，还要考虑以下原则：

（1）形状上长短不一致时要考虑连线宽度与焊盘特定边长的大小差异不能过大；

（2）需要在元件引角之间走线时选用长短不对称的焊盘往往事半功倍；

（3）各元件焊盘孔的大小要按元件引脚粗细分别编辑确定，原则是孔的尺寸比引脚直径大0．2-0．4毫米。

膜Mask

这些膜不仅是PcB制作工艺过程中必不可少的，而且更是元件焊装的必要条件。按“膜”所处的位置及其作用，“膜”可分为元件面（或焊接面）助焊膜（TOp or Bottom）和元件面（或焊接面）阻焊膜两类。顾名思义，助焊膜是涂于焊盘上，提高可焊性能的一层膜，也就是在绿色板子上比焊盘略大的各浅色圆斑。阻焊膜的情况正好相反，为了使制成的板子适应波峰焊等焊接形式，要求板子上非焊盘处的铜箔不能粘锡，因此在焊盘以外的各部位都要涂覆一层涂料，用于阻止这些部位上锡。可见，这两种膜是一种互补关系。由此讨论，就不难确定菜单中

飞线

飞线有两重含义

自动布线时供观察用的类似橡皮筋的网络连线，在通过网络表调入元件并做了初步布局后，用“Show命令就可以看到该布局下的网络连线的交叉状况，不断调整元件的位置使这种交叉最少，以获得最大的自动布线的布通率。这一步很重要，可以说是磨刀不误砍柴功，多花些时间，值！另外，自动布线结束，还有哪些网络尚未布通，也可通过该功能来查找。找出未布通网络之后，可用手工补偿，实在补偿不了就要用到“飞线”的第二层含义，就是在将来的印板上用导线连通这些网络。要交待的是，如果该电路板是大批量自动线生产，可将这种飞线视为0欧阻值、具有统一焊盘间距的电阻元件来进行设计.

印刷电路板（Printed circuit board，PCB）几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件，那么它们也都是镶在大小各异的PCB上。除了固定各种小零件外，PCB的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂，需要的零件越来越多，PCB上头的线路与零件也越来越密集了。标准的PCB长得就像这样。裸板（上头没有零件）也常被称为「印刷线路板Printed Wiring Board（PWB）」。

板子本身的基板是由绝缘隔热、并不易弯曲的材质所制作成。在表面可以看到的细小线路材料是铜箔，原本铜箔是覆盖在整个板子上的，而在制造过程中部分被蚀刻处理掉，留下来的部分就变成网状的细小线路了。这些线路被称作导线（conductor pattern）或称布线，并用来提供PCB上零件的电路连接。

为了将零件固定在PCB上面，我们将它们的接脚直接焊在布线上。在最基本的PCB上，零件都集中在其中一面，导线则都集中在另一面。这么一来我们就需要在板子上打洞，这样接脚才能穿过板子到另一面，所以零件的接脚是焊在另一面上的。因为如此，PCB的正反面分别被称为零件面与焊接面。

如果PCB上头有某些零件，需要在制作完成后也可以拿掉或装回去，那么该零件安装时会用到插座。由于插座是直接焊在板子上的，零件可以任意的拆装。下面看到的是ZIF（Zero Insertion Force，零拨插力式）插座，它可以让零件（这里指的是CPU）可以轻松插进插座，也可以拆下来。插座旁的固定杆，可以在您插进零件后将其固定。

如果要将两块PCB相互连结，一般我们都会用边接头。金手指上包含了许多裸露的铜垫，这些铜垫事实上也是PCB布线的一部分。通常连接时，我们将其中一片PCB上的金手指插进另一片PCB上合适的插槽上。在计算机中，像是显示卡，声卡或是其它类似的界面卡，都是借着金手指来与主机板连接的。

PCB上的绿色或是棕色，是阻焊漆（solder mask）的颜色。这层是绝缘的防护层，可以保护铜线，也可以防止零件被焊到不正确的地方。在阻焊层上另外会印刷上一层丝网印刷面。通常在这上面会印上文字与符号（大多是白色的），以标示出各零件在板子上的位置。丝网印刷面也被称作图标面。

PCB打样

PCB的中文名称为印制电路板又称印刷电路板、印刷线路板是重要的电子部件是电子元器件的支撑体?是电子元器件电气连接的提供者。由于它是采用电子印刷术制作的故被称为“印刷”电路板。

PCB打样就是指印制电路板在批量生产前的试产主要应用为电子工程师在设计好电路?并完成PCBLayout之后向工厂进行小批量试产的过程即为PCB打样。而PCB打样的生产数量一般没有具体界线一般是工程师在产品设计未完成确认和完成测试之前都称之为PCB打样。

PCB设计用什么软件?

KEYSIGHT采用FPGAI/O优化方法显著缩短PCB设计时间。通过巧妙地构建设计，并调整流程以充分利用工具，EDA Keysight成功实现了显著的生产率提升。具体来说，Keysight成功地将管脚分配工作从每个FPGA 4-8周缩短至每个FPGA1-2周（包括编译FPGA以检查设计规则所需的时间），从原理图开始到完成PCB Layout只花了不到十个月的时间，同时将整体系统设计的工作量减少了约50%，整体设计周期缩短了30-40%。

“使用是德科技的电子设计自动化EDA软件，可以帮助你进行各种电路电子设计，也可在不同版本的设计间进行快速的性能比较。EDA设计软件就选Keysight！"

新问题需要新的解决方案。这句话在FPGA设计领域从未像现在这样真实。越来越多的器件管脚数给传统的孤立设计方法带来了巨大的压力。这些传统方法已沿用很多年，通常将FPGA和PCB设计工作作为两个不同的学科进行处理，其中FPGA设计人员定义FPGA的I/O分配，并将这些管脚分配信息传递给PCB设计人员。

如果暂且忽略对PCB设计的影响，这一流程通常运转得很好，特别对于较小规模的器件，并且整体系统没有苛刻的性能要求时。

但随着FPGA规模不断增大至接近（并且很快将会超过）2000个管脚，这些设计理念就轰然崩溃了。这类大型器件需要采用一种截然不同的FPGA I/O设计方法———这种方法需要同时兼顾I/O分配对FPGA和PCB设计的影响。以下我們將介紹Keysight 使用Xpedition FPGA I/O优化工具完成的一项真实设计，並记录了这一全新流程的成功部署过程。

图1：Keysight的11-FPGA PCB。

图1是最终电路板顶面的屏幕截图。其中的大型器件为11个FPGA。不论以何种标准而言，这都是一个非常复杂的项目。

Keysight设计概述

Keysigith 设计的特征：

■ 11个1148针Virtex 4 LX系列FPGA
■ 多个器件上的大型DRAM总线（某些情况下多达250 针）
■ 多个高速（10GBPS）FPGA间总线，宽度约48 针
■ PHY器件和背板采用宽物理接口
■ 极少的备用管脚
■ 复杂的FPGA限制
■ Virtex 4中有14个不同大小的bank
■ 与I/O相关的时钟必须以特定信号为载体
■ I/O限制，例如时钟功能输入不支持LVDS
■用于不同bank 的混合电压环境(1.8V/2.5V/3V/3.3V)

■ 26层PCB
■ 8个内部走线（信号）层
■ 9800个元器件
■ 9500个网络

Keysight根據先前的经验，单单是I/O管脚分配过程，每个FPGA就需要大约四到八周的时间。此外，I/O限制预示可能会出现问题，事实上，后续的V4系列设计证实了这一点。随着管脚输出发生变化，很难保持FPGA设计与电路板设计之间的联系。鉴于这些挑战，Keysight需要考虑新的PCB设计策略。

PCB顶视图

Keysight的目标是将FPGA和PCB设计人员聚集到一个共同的环境中，以便每个团队成员都能看到FPGA管脚分配对整个系统的影响。I/O优化用来达到此目的的机制在概念上非常简单：用实例化的可动态分配FPGA库元素取代FPGA的典型PCB封装的PCB视图。FPGA元器件源自“智能”FPGA器件库，可帮助用户做出正确的管脚分配。由于对这些分配的更改是实时显示的，因此可以立即看到对电路板其余部分的潜在影响。

图2：Keysight PCB某一部分的“鼠迹线”

图2是Xpedition 中的Keysight电路板屏幕截图。其中有大量的鼠线需要整理（其中一些显示为绿色和橙色）。

图3：取自I/O 优化器工具的部分Keysight 设计。

I/O优化器内显示了同一Keysight PCB设计（图3）。右下角的区域是“多元器件”窗口，提供了一个PCB视图，其中的FPGA当前正在进行活动分配。其他窗口传达了信号、管脚、符号（未显示）和控制台（转录）信息。通过从电路板级透视图显示元器件间的连接，Keysight得以利用I/O优化技术优化每个FPGA的管脚分配。

连接到FPGA工具

上述所有内容都没有说明Xpedition如何连接到FPGA工具。I/O优化器并非FPGA设计工具：它无法布线，也不能进行综合。因此，它必须使用FPGA设计器读取和写入闭合环路所需的文件（如果这些更改不能传达到FPGA工具，那么在原理图或PCB工具，或在I/O优化中进行管脚分配更改几乎没有什么用处）。非常关键的一点：将信号从一个管脚移到另一个管脚（即使是相邻的管脚）可能看起来无害，但实际上有可能导致FPGA的时序失效。为此，I/O优化可通过一个简单的下拉式菜单生成或更新相关的布局布线和综合约束文件。图4说明了如何在流程中纳入I/O优化，从而在FPGA和原理图/PCB设计流程之间建立桥梁。

评估工具-不要害怕更改

在将新的EDA工具部署到项目之前需要进行仔细评估，这一点再怎么强调也不为过，I/O优化也不例外。

Keysight评估I/O优化，包括其功能、性能、稳定性、与现有工具和流程的兼容性、质量和可靠性。虽然这项工作发现了一些问题，但没有一个问题被认为足以动摇该技术的整体可行性。其中一个主要发现是，它与层次结构联合使用时效果最佳。

图4：I/O优化在FPGA/PCB流程中的角色。

Keysight在一些流程在经过微调后能充分利用该工具中的其他功能，因而能够充分实现I/O优化。

层次结构的压倒性优势

层次化设计决不是什么新概念。ASIC设计人员使用层次结构已经有二十多年的历史，FPGA设计人员也逐渐被迫采用相同的技术。虽然Keysight内部已经广泛应用层次结构，但我们还是仔细设计了该系统，以确保I/O优化以及我们既有的EDA工具能够为我们提供最高的生产率。毫无疑问，层次结构的使用缩短了我们的设计周期时间。

图5：功能、物理和PCB版图的关系。

图5描述了一个核心要素，将此功能与层次化设计流程紧密结合时，能够带来显著的生产率提升。顶层原理图包含两个功能模块（FPGA的虚拟表示）和一些连接网络和端口。功能模块下面是表示FPGA的实际符号或“符号断片”。在此示例中，功能模块以及FPGA符号断片和断片所在的原理图全部由该工具集创建。

随着设计的进展，它能自动更新功能模块、符号断片和下层原理图。通过减轻在FPGA原理图视图与数据库其余部分保持同步的负担，同时消除手动、繁琐且容易出错的任务，I/O优化能够大幅提高生产率。

PCB设计注意事项和经验教训

Keysight在PCB设计中采取的很多做法是之前未曾尝试过的，至少未曾在这种规模的任务中尝试。在此过程中，汲取了一些经验教训：

■ 保持简单的工具链并使用经过验证的方法。不要一次在新流程中注入太多的变量。

■ 在流程允许的情况下，尽可能多地使用工具自动创建和维护符号及原理图的功能。

■ 对FPGA进行精细分区。为每个信号bank、电源模块、配置模块、JTAG模块等使用单独的符号。这样做可大幅减少出错的可能性。

■ 让自动化功能创建和维护包含逻辑bank的原理图图纸。不要将电源、配置和JTAG模块与逻辑模块混在一起，也不要将用户定义的逻辑（包括电容器、电阻器等）放在与I/O优化图纸相同的图纸上。对设计进行分区，使I/O优化器能够控制包含逻辑bank的原理图。

■ 任何基于团队的设计方法，尤其是具有多个FPGA的方法，都要求在设计周期的几个战略点进行项目分叉和合并。在这类情况下，要充分利用工具，需要仔细规划和深谋远虑。

■ 巧妙地将设计划分为可作为同质模块分而化之的部分，以及应用层次结构，使得设计能够从这些模块快速重建，可以显著提高设计团队的效率。

从这一成功案例可以得出结论，将I/O优化部署到能够充分利用其功能的流程中，可以显著缩短PCB设计周期时间，同时实现卓越的设计。

"随着数字系统数据速率的提高（受消费者对更快的互联网连接、视频点播和更多连接设备的需求驱动），导致对高速互连/PCB信号完整性的期望值更高。PCB设计需要解决更高频率的信号完整性问题。阻抗和通道损耗测试是高速PCB测试要求。1.作为大批量制造测试的一部分，PCB设计需要准确和高效的方法来测量阻抗变化并监控PCB的损耗。2.系统设计人员需要生成通道的准确模型，包括VIA（过孔）和传输线路，以便进行高级仿真，减少仿真结果与实际测量之间的偏差。3.PCB原材料和层压材料供应商需要测量材料的介电特性，并在其规格表中提供材料的特性参数，频率高达毫米波范围，以保持竞争力。请下载本文，了解是德科技高频高速PCB测试解决方案。Keysight提供各种矢量网络分析仪，具有频率、性能和功能多样性，可满足您的个性化测量需求。"

PCB信号完整性

印制电路板（PCB）信号完整性是近年来热议的一个话题。当我们设计电子产品时，PCB设计过程中处处是陷阱。是德科技设计人员逐渐总结了一些经验法则！如何做50Ω阻抗匹配，如何接地等等。今天，我们要使用这些电路板进行了一些实验。我们会介绍许许多多有趣的东西，例如，将液态氮倒在电路板上。还有，我們還使用EP-Scan仿真工具。我们会将电路板设计文件载入EP-Scan，以方便仿真每条传输线的实际效应。但仿真与真实结果一定不尽相同。为此，我们使用VNA矢量网络分析仪来量测每条传输线的实际效率。接着我们要看看哪些传输线是好的，哪些有问题。我们将测试我们的经验法则，看仿真与真实结果的差异。经过比较后，VNA量测结果和仿真器的量测结果差很多吗？讓我們听听信号完整性专家分享的经验法则。

今天就让我们根据这些PCB设计经验法则，包括：如果传输线宽度为基板高度的2倍，则阻抗值为50Ω。因此，理想情况下，传输线厚度应为基板高度的2倍。传输线宽度应为基板高度的2倍。传输线越宽，阻抗越低；反之，传输线越细，阻挡越高。返回电流能在信号传输线下方，并具有3倍的传输线宽度。关于传输线宽度经验法则，如果FR4电路板的微带线传输线阻抗为50Ω，则传输线宽度应为基板高度的2倍。

发送到邮箱 |
+1 赞 0
收藏
评论 0
| 转发至：

本文由星晴123转载自是德科技 Keysight Technologies知乎，原文标题为:电力电子方向的PCB如何设计？，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。

全部评论（0）

暂无评论

PCB电路板绘图有什么方法？

PCB电路板绘图可以采用以下几种方法：手工绘图：使用绘图工具在纸上绘制原理图和布局图。电子设计自动化（EDA）软件：如 Altium Designer、Eagle等。在线PCB设计工具：一些网站提供在线设计PCB的功能。使用EDA软件进行PCB绘图的一般步骤包括：创建原理图：绘制电路连接图。设计布局：安排元件在PCB上的位置。布线：连接元件引脚。

技术探讨发布时间 : 2024-06-20

PCB的制作过程和原理是怎样的？

PCB的制作过程和原理一般包括以下几个主要步骤：1.设计原理图和布局设计：根据电子产品的需求，使用电子设计自动化（EDA）软件创建原理图，并进行布局设计。2.PCB文件生成：通过EDA软件，将原理图和布局设计转换为Gerber文件格式。3.选择基板材料：根据项目需求和性能要求，选择适当的基板材料。4.图形制作：使用光刻技术，将Gerber文件中的图形图案逐层转移到基板上。

技术探讨发布时间 : 2024-01-24

穿戴式设备PCB设计及选择晶振的因素

在当今科技飞速发展的时代，穿戴式设备已经成为了人们生活中不可或缺的一部分。从智能手表到健康监测器，这些小巧而强大的设备正在改变着我们与世界互动的方式。然而，要实现这种便携性和功能性并不容易，特别是在PCB设计方面。本文中TROQ创捷电子来为大家介绍穿戴式设备PCB设计及选择晶振因素，希望对各位工程师朋友有所帮助。

技术探讨发布时间 : 2024-08-17

捷多邦教您AD怎么旋转pcb板子

“ad怎么旋转pcb板子？”这是一个好问题，今天捷多邦就来给您简单说说，您跟着步骤进行操作就能在AD上旋转您的pcb线路板，首先我们来了解一下ADAD（Altium Designer）是一种常用的电子设计自动化（EDA）软件，用于电路设计和PCB布局。它提供了丰富的工具和功能，以支持电子产品从概念设计到制造的全过程。

设计经验发布时间 : 2023-11-26

法动科技应邀参加2023年5G天线与射频微波交流会，可提供快速准确的电磁仿真、建模及优化设计方案

法动科技应邀参加于2023年3月14~15日在深圳会展中心举办的2023年IME深圳5G天线与射频微波交流会。法动科技专业提供射频微波电子设计自动化（EDA）软件，在射频微波芯片、封装、高速PCB等领域为用户提供快速准确的电磁仿真、建模及优化设计方案。

厂牌及品类发布时间 : 2023-03-30

巨霖科技系统级和芯片级EDA仿真软件供应商

型号- TJSPICE,POWEREXPERT,EMWAVE,SIDESIGNER

商品及供应商介绍 - 巨霖科技 - 2022/11/4 PDF 中文下载

是德科技通过收购Cliosoft扩展了EDA软件产品组合，从而为客户提供设计和测试之间更紧密的联系

Keysight是一家领先的技术公司，提供先进的设计和验证解决方案，以帮助加速创新以连接和保护世界，宣布已收购Cliosoft，并将把该公司的硬件设计数据和知识产权 (IP) 管理软件工具系列添加到其电子设计自动化 (EDA) 解决方案组合中。

厂牌及品类发布时间 : 2023-03-13

Keysight Technologies Keysight EEsof EDA Matching Network Yin-Yang - Part 1

应用笔记或设计指南 - KEYSIGHT - July 31, 2014 PDF 英文下载

是德科技电磁仿真软件RFPro成功验证支持Intel Foundry的Intel 18A工艺技术

是德科技宣布，RFPro电磁（EM）仿真软件作为是德科技EDA先进设计系统（ADS）综合工具套件中的一员，现已通过Intel Foundry认证，可帮助设计工程师开发采用Intel 18A工艺技术的设计。射频集成电路（RFIC）设计团队可结合使用这一全新的EM仿真功能和用于Intel 18A电路和物理设计的工艺设计套件（PDK），一次性设计出成功的产品。

厂牌及品类发布时间 : 2024-06-08

是德科技EDA软件2024新功能发布会重点介绍ADS/SystemVue/器件建模软件，助力通过设计左移来提高生产力

是德科技EDA软件2024新功能发布会上，重点介绍了是德科技的EDA工具——ADS，SystemVue以及器件建模软件在2024年发布的新功能，以帮助您了解如何通过设计左移来提高生产力。

厂牌及品类发布时间 : 2024-01-24

是德科技推出PathWave Design 2024EDA软件工具，为企业EDA工作流提供自动化和协作支持

2023年7月14日，是德科技推出 PathWave Design 2024。这套新版本的电子设计自动化（EDA）软件工具为设计工程师带来了全新的软件自动化、设计数据及 IP 管理，以及团队协作和开发周期转型能力。为客户提供自动执行工作流所需的设计、仿真和 API 功能，这些工作流均针对特定领域和应用情景进行了优化。

厂牌及品类发布时间 : 2023-07-29

是德科技发布2024年十大前沿技术趋势预测

本文中KEYSIGHT将与大家分享2024年十大前沿技术趋势预测：云计算、6G、AI与营销及AI趋势、软件测试与AI、半导体、软件与AI、EDA、量子、电动汽车。

行业资讯发布时间 : 2024-02-09

PCB设计好的产品进行热仿真，对于PCB软件有类型要求？如eda ad pads allegro等

技术问答发布时间 : 2022-07-07

PathWave Design Software:Formerly known as Keysight EEsof EDA

商品及供应商介绍 - KEYSIGHT - July 15, 2020 PDF 英文下载查看更多版本

【应用】Keysight 5G仿真软件和测量工具重新定义无线收发信机，实现5G互连新突破

Eridan Communications 是一家致力于开发 5G 通信设备和固件的设计芯片公司，其产品不仅为无线通信系统提供了十分灵活的调谐范围和通信协议，同时还使它们保持高效率。 Eridan 在 Eridan MIRACLE 收发信机中提供了这些功能。MIRACLE 的收发信机不仅提供广泛的调谐范围，还具有出色的频谱效率和电气效率。

应用方案发布时间 : 2022-07-19