解析SiC MOSFET器件五大特性

对于高压开关电源应用，碳化硅或SiC MOSFET与传统硅MOSFET和IGBT相比具有显著优势。开关超过1,000V的高压电源轨以数百kHz运行并非易事，即使是最好的超结硅MOSFET也难以胜任。IGBT很常用，但由于其存在“拖尾电流”且关断缓慢，因此仅限用于较低的工作频率。因此，硅MOSFET更适合低压、高频操作，而IGBT更适合高压、大电流、低频应用。SiC MOSFET很好地兼顾了高压、高频和开关性能优势。它是电压控制的场效应器件，能够像IGBT一样进行高压开关，同时开关频率等于或高于低压硅MOSFET的开关频率。

SiC MOSFET具有独特的栅极驱动要求。一般来说，它在导通期间需要一个20V、Vdd栅极驱动来提供尽可能低的导通电阻。与对应的硅器件相比，它具有更低的跨导、更高的内部栅极电阻，且栅极导通阈值可低于2V。因此，在关断期间，栅极必须拉低至负电压（通常为-5V）。了解和优化栅极驱动电路对可靠性和整体开关性能具有非常大的影响。

本系列文章将重点介绍SiC MOSFET特有的器件特性，并介绍了栅极驱动优化设计的关键需求，以最大限度地提高SiC开关性能。另外还将讨论系统级考虑因素，例如启动、故障保护和稳态切换。本文为第一部分，将介绍SiC MOSFET特有的器件特性。

引言

碳化硅(SiC)属于宽禁带(WBG)半导体材料系列，用于制造分立功率半导体。如表1所示，传统硅(Si)MOSFET的带隙能量为1.12eV，而SiC MOSFET的带隙能量则为3.26eV。

SiC和氮化镓(GaN)具有更宽的带隙能量，意味着将电子从价带移动到导带需要大约3倍的能量，从而使材料的表现更像绝缘体而不像导体。这使得WBG半导体能够承受更高的击穿电压，其击穿场稳健性是硅的10倍。对于给定的额定电压，较高的击穿场可以减小器件的厚度，从而转化为较低的导通电阻和较高的电流能力。SiC和GaN都具有与硅相同数量级的迁移率参数，这使得两种材料都非常适合高频开关应用。然而，与硅和GaN相比，SiC最与众不同的参数是其热导率高出3倍以上。对于给定的功耗，较高的热导率将转化为较低的温升。商用SiC MOSFET的最高保证工作温度为150℃<Tj<200℃。相应地，SiC的结温最高可以达到600℃，但其主要受键合和封装技术的限制。这使得SiC成为适用于高压、高速、高电流、高温、开关电源应用的优质WBG半导体材料。

表 1. 半导体材料属性

SiC MOSFET通常适用于电压范围650V<B_VDSS<1.7kV，主要集中在1.2kV及以上。在650V的较低范围内，传统的硅MOSFET和GaN优于SiC。但是，考虑使用较低电压的SiC MOSFET的原因之一可能是利用其出色的热特性。

尽管SiC MOSFET的动态开关行为与标准硅MOSFET非常相似，但由于其器件特性，必须要考虑到其独特的栅极驱动要求。

SiC MOSFET特性

1、跨导

开关电源中使用的硅MOSFET在两种工作模式或区域之间尽可能快地开关。当栅极-源极电压V_GS小于栅阈值电压V_TH时，晶体管处于高阻状态，此时被称为截止区域。在截止期间，漏极-源极电阻R_DS是高阻状态，漏极电流I_D=0A。饱和区发生在MOSFET完全增强时，即V_GS>>V_TH，此时R_DS(on)为最小值或接近最小值，I_D达到最大值，晶体管处于高导通状态。如图1中红色轨迹所示，线性（欧姆）区和饱和区之间的转换非常尖锐和明显，因此一旦V_GS>V_TH，漏极电流就会通过相对较低的R_DS。跨导g_m是漏极电流变化量与栅极电压变化量之比，它定义了MOSFET的输出-输入增益，也就是对于给定的V_GS，I-V输出特性曲线的斜率。

图 1.SiC MOSFET输出特性

硅MOSFET的I-V曲线在线性区（大ΔI_D）的斜率很陡峭，而在饱和区时几乎是平的，因此在V_GS>V_TH时具有非常高的增益（高g_m）。对于给定的V_GS，I_D趋于平坦，这意味着硅MOSFET在饱和时表现得很像一个非理想的电流源。相反，在图1中显示的输出特性曲线可以看出，SiC MOSFET在线性和饱和工作模式之间的转换并不剧烈。事实上，没有定义的“饱和区”，从这个角度看，SiC MOSFET的行为更像可变电阻而不是非理想的电流源。SiC MOSFET的I-V输出特性未表现出小ΔV_GS时出现大ΔI_D，因此，SiC MOSFET被认为是低增益（低g_m）器件。

唯一弥补低增益并强制大幅改变I_D的方法是施加非常大的V_GS，这对R_DS有很大影响。为了进一步说明这一点，请考虑图1中标记为A和B的两个工作点。

当V_GS=12V时，固定的漏极电流I_D=20A会导致V_DS=8.75V，而当V_GS增加到20V时，V_DS=3.75V。将公式(3)和(4)的结果进行比较，可以发现在V_GS=12V时电阻和导通损耗是在V_GS=20V时的2.3倍。

因此，当施加的最大栅极-源极电压在18V<V_GS<20V之间时，SiC MOSFET的性能最佳，有些甚至可以高达V_GS=25V。SiC MOSFET在低V_GS下运行可能会导致热应力或可能由于高R_DS而导致故障。与低g_m相关的缓解效应非常重要。它直接影响在设计合适的栅极驱动电路时必须考虑的几个重要动态特性：特别是导通电阻、栅极电荷（米勒平台区域）和过流(DESAT)保护。

2、导通电阻

作为WBG半导体，SiC MOSFET在给定电压下每单位面积的导通电阻较低。MOSFET的导通电阻由几个内部的、与V_GS有关的电阻元件组成。最值得注意的是通道电阻(R_CH)、JFET电阻和漂移区域电阻(R_DRIFT)。R_CH具有负温度系数(NTC)，在较低的V_GS下占据了R_DS的主导地位。相反，R_J和R_DRIFT具有正温度系数(PTC)，在较高的V_GS水平上占主导地位。对于V_GS>18V，导通电阻具有明显的PTC特性。然而，在较低的V_GS下，导通电阻与结温特性呈现抛物线形状，如图2所示。具体而言，在V_GS=14V时，R_CH占主导地位，R_DS呈现出NTC特性，即电阻随温度升高而降低。这种SiC MOSFET的特性直接归因于其低g_m。对于硅MOSFET，只要V_GS>V_TH，R_DS始终具有PTC特性。

图 2.SiC MOSFET导通电阻与结温

对于大多数大电流应用案例，当两个或更多MOSFET并联放置时，PTC属性在很大程度上依赖于均流。在并联运行期间，当一个MOSFET的结温升高时，PTC会导致R_DS增加、电流降低并迫使并联MOSFET承受额外的电流，直到出现自然平衡。如果两个或多个SiC MOSFET并联放置，同时以低V_GS（负NTC）电压工作，结果将是灾难性的。因此，为确保可靠的NTC操作，只有当V_GS足够高（通常V_GS>18V）时才建议使用SiC MOSFET之间的并联操作。

3、内部栅极电阻

内部栅极电阻R_GI与芯片尺寸成反比，对于给定的击穿电压，由于SiC MOSFET芯片与硅MOSFET芯片相比小得多，内部栅极电阻往往更高。更小的SiC MOSFET芯片的真正好处在于更低的输入电容C_ISS，这意味着所需的栅极电荷Q_G更低。表2重点介绍了两个不同制造商的SiC MOSFET（SiC_1和SiC_2）和两个出色的900-V和650-V超级结Si MOSFET（Si_1和Si_2）之间的几个重要参数比较。

表 2. 半导体材料属性

从栅极驱动的角度来看，比较R_GIxC_ISS时间常数是很有意义的。Si_2器件具有极低的35ns时间常数，但也是一个额定电流较低、额定电压较低的MOSFET。出于比较目的，650-V、Si_2 MOSFET很值得关注，因为1200-V、SiC_1样品的参数与之非常接近，但具有明显较低的C_ISS和几乎两倍的额定B_VDSS。在B_VDSS方面，Si_1样品与两个SiC样品之间更为接近。由于SiC_1的Q_G较低，因此Si_1和SiC_1之间的时间常数非常接近，即使SiC_1的内部栅极电阻是Si_1的7倍。

内部栅极电阻限制了可以注入C_ISS的栅极驱动电流。高性能SiC栅极驱动电路需要提供极低的输出阻抗，这样驱动器就不会因为已经很高的RGI而成为限制因素。这使得设计人员可以通过增加或减少外部栅极电阻来更加自由地控制V_DS和dV/dt的转换。

4、栅极电荷

当施加VGS时，会传输一定量的电荷，以尽可能快地改变在V_GS(MIN)(V_EE)和V_GS(MAX)(V_DD)之间变化的栅极电压。由于MOSFET内部电容是非线性的，因此V_GS与栅极电荷(Q_G)曲线有助于确定对于给定的V_GS水平需要传递多少电荷。SiC MOSFET的典型栅极电荷曲线如图3所示。

图 3.SiC MOSFET，栅极-源极电压与栅极电荷

有趣的是，SiC MOSFET的米勒平台区域出现在更高的V_GS，并且不像硅MOSFET那样平坦。一个非平坦的米勒平台区域意味着V_GS在相应的电荷范围Q_G内不是恒定的。这是与SiC MOSFET相关的低g_m引起的另一个结果。还值得注意的是，Q_G=0nC并不出现在V_GS=0V时。V_GS必须将电压拉低至负电压（在本例中为-5 V）才能使SiC MOSFET的栅极完全放电。在关断期间将栅极切换为负极的第二个原因是最坏情况下的V_TH可以低至1V。在0V<V_GS<V_DD之间切换V_GS且V_th~1V的情况下，可以避免因意外的的栅极噪声或V_DS导致不慎导通，即dV/dt造成的导通。因此，几乎所有SiC MOSFET都需要最低V_GS处于-5V<V_GS(min)<-2V的范围，但一些制造商规定最小为-10V。

5、DESAT保护

DESAT保护是一种过流检测，起源于驱动IGBT的电路。在导通期间，如果IGBT不能再保持饱和状态（“去饱和”），集电极-发射极电压将开始上升，同时全集电极电流流过。显然，这会对效率产生负面影响，或者在最坏的情况下，可能导致IGBT故障。造成这种情况的可能原因可能包括：由于β公差、温度影响、短路或过载导致的基极电流不足。所谓的“DESAT”功能的目的是监测IGBT的集电极-发射极电压，并检测何时存在这种潜在的破坏性条件。

尽管故障机制略有不同，但在最大I_D流过时，SiC MOSFET可能会遭受V_DS上升的类似情况。如果导通过程中的最大V_GS过低、栅极驱动导通过慢或存在短路或过载条件，则可能会出现这种不良情况。在最大I_D存在的情况下，R_DS可能会增加，导致V_DS意外但缓慢上升。

由于SiC MOSFET不在明确定义的饱和区工作，因此它永远不会作为恒流源出现。而因为大多数过流保护方案都依赖于MOSFET在过流条件下模拟非理想的恒流源，这种情况下可能就会有问题。当SiC MOSFET经历去饱和事件时，V_DS响应非常缓慢，而最大漏极电流继续流过不断增加的导通电阻。因此，在漏极-源极电压可以响应之前，漏极电流可能达到最大额定脉冲电流的10-20倍（在高R_DS期间）。对于高频电源转换器，在识别出饱和故障之前，可能会发生许多开关周期。因此，DESAT是一项重要且必要的保护功能，除了作为电源控制的过流保护之外，还应将其指定为栅极驱动电路的一部分。

SiC MOSFET动态开关

1、导通

SiC MOSFET的开关曲线与Si MOSFET非常相似，主要区别在于导通期间的20V栅极驱动幅度以及关断期间栅极必须拉至地以下。导通转换需要一个大的峰值源电流，能够尽快为SiC内部栅极电容充电，以最大限度地减少开关损耗。根据估计，整个导通事件应在ΔV_GS=30V和C_ISS=C_GS+C_GD=1000pF（估计值）的情况下在Δt<10ns内完成，根据公式(5)，这将产生所需的峰值电流I_G(SRC)=3A：    

SiC MOSFET的导通转换由四个不同的时间间隔定义，如图5所示。图5和图7中显示的时间间隔代表了理想箝位电感开关应用的预期时间，这是开关电源中使用的典型工作模式。

图 4.SiC MOSFET源极电流

图 5.SiC MOSFET导通顺序

t0→t1：V_GS从V_EE逐渐上升到V_th，因为栅极驱动电路必须提供大量瞬时栅极电流I_G(SRC)，主要从栅极驱动器大容量电容C_VDD中存储的电荷中供应。这个时间间隔通常被称为“导通延迟”，因为当V_GS低于V_TH时，I_D和V_DS不受影响。大部分栅极电流用于为C_GS和C_GD充电。请注意图4中的原理图，源极电流通过三个电阻器流过：R_HI、R_GATE和R_GI。其中，R_HI是驱动器源极的等效内部电阻，R_GATE是电路板上电阻阻抗加上任何附加的阻尼电阻，而R_GI是SiC MOSFET内部的栅极电阻。R_HI和R_GATE的阻值大约为几欧姆，但对于SiC MOSFET，R_GI可能达到数十欧姆的数量级，比高压Si MOSFET高一个数量级。由于这三个电阻器与SiC内部栅极电容形成RC时间常数，因此需要提供足够的峰值栅极电流以确保栅极驱动信号的快速上升沿。

t1→t2：当V_GS从V_TH上升到米勒平台区域时，由于R_DS通道电阻在低V_GS时没有完全增强，因此I_D通过R_J+R_DRIFT开始增加。由于SiC本征体二极管尚未处于阻断状态且R_DS的高电阻状态，因此V_DS保持在最大水平。建议不要在V_GS<13V的情况下操作SiC MOSFET，因为在低V_GS时R_DS很高，存在热失控的风险。因此，至关重要的是栅极驱动电路能够尽快地从V_TH过渡到V_GS>13V。在V_th<V_GS<13V的时间应该尽量少于几纳秒，以最小化I_D²xR_DS动态功率损耗。

t2→t3：VGS处于米勒平台区域，对于SiC MOSFET，该平台区域发生在8V左右。在此期间，满载电流流过R_DS并且本征体二极管不再处于阻断状态，从而使漏极电压下降。通道电阻继续下降，但R_DS仍然由R_CH主导。尽管满载电流流过MOSFET漏极，R_DS在这个V_GS低点仍然很高。因此，当务之急是V_GS尽快通过该区域过渡。由于这个过渡的速度由I_G驱动，所以在米勒平坦区域(~1/2V_DD)的峰值驱动电流能力比任何栅极驱动器IC数据表中显示的峰值额定值更为重要。

t3→t4：在米勒平坦区域的末端附近的V_GS(MP)处，V_DS下降到高于零点的I_D x R_DS。当V_GS从~8V< V_GS<20V过渡时，通道电阻R_CH继续下降，现在R_J + R_DRIFT对R_CH占主导地位，导致V_DS成比例地下降。大多数SiC MOSFET在V_GS>16V时变得完全增强，但最低R_DS值最终由V_GS的最大值确定。剩余的栅极电流I_G被分割来为C_GD和C_GS完全充电。

2、关断

SiC MOSFET的关断过程基本上与前面描述的导通顺序相反。栅极驱动电路的作用是灌入大量的峰值电流，能够对SiC MOSFET的C_GD和C_GS电容尽快放电。此外，关断期间的栅极驱动器阻抗必须尽可能低，以将MOSFET栅极保持在低电平。而由于SiC MOSFET的低V_TH电压，这可能会特别麻烦。这不仅需要将SiC栅极拉至地以下，而且与额定源电流相比，栅极驱动器的灌电流能力也必须明显更高。栅极驱动电流 I_G(SINK)的流动如图6所示。

图 6.SiC MOSFET灌电流

图 7.SiC MOSFET关断顺序

t0→t1：V_GS从V_DD下降到米勒平坦区域V_GS(MP)。灌电流 I_G(SINK)主要由存储在C_GD和C_GS中的电荷提供，而栅极驱动器的大容量电容C_VDD则由V_DD重新充电。漏极电流I_D保持不变。随着V_GS降低，通道电阻增加，导致V_DS略微增加I_DxR_DS。除了可能在t0→t1时间末期附近可能会略微增加，V_DS的边际增加几乎不会被注意到。

t1→t2：在此时间间隔内，栅极电流的提供主要由C_GD主导，因为C_GS电容看到的几乎是恒定的V_GS。在米勒平台区域上，V_DS从I_DxR_DS增加到被SiC本征体二极管钳位的V_DS轨电压。漏极电流I_D与前一个时间间隔相比保持不变。由于由于V_GS<13V和V_DSxI_D同时出现在MOSFET上，导致R_DS增加，因此在此时间间隔内，栅极驱动电路的额定值应足以承受大量电流灌入。在关断期间，这是设计人员需要注意的栅极驱动电流部分，因为必须尽快过渡通过米勒平台区域。

t2→t3：随着V_GS从米勒平坦区域向V_TH继续降低，在此间隔期间I_D逐渐下降至接近于零。此时，V_DS被SiC本征体二极管完全钳位到漏极电压轨，这意味着C_GD电容器已充满电荷。因此，现在大部分灌电流通过C_GS流过。

t3→t4：I_D和V_DS保持不变。在最后的关断间隔期间，只有当V_GS降至0V以下时，SiC内部输入电容器才能完全放电。由于V_TH仅约为1V，为了完全放电C_ISS，V_GS必须以负电压完成关断序列。重要的是，栅极驱动电路必须提供尽可能低的阻抗。对于高压半桥电源拓扑结构尤其如此，当高边MOSFET导通时，中点被高dV/dt上拉。低阻抗下拉对于防止dV/dt引起的意外导通至关重要。

总之，SiC MOSFET的导通和关断开关状态涉及四个不同的时间间隔。图5和图7所示的动态开关波形代表了理想的操作条件。实际上，引线和键合线电感、寄生电容和PCB布局等封装寄生参数会对测量波形产生很大影响。在开关电源应用中使用SiC MOSFET时，正确的元件选择、PCB布局优化以及精心设计的栅极驱动电路都是优化性能的关键。