智多晶PLL IP动态相位调整应用指南

时间： 2024-04-11 来源：智多晶微信公众号

技术问答

选型帮助

研发客服

商务客服

在FPGA中，动态相位调整（DPA）主要实现LVDS接口接收时对时钟和数据通道的相位补偿，以达到正确接收的目的。在LVDS输入接收时，随着单线传输速率不断接近于1 Gb/s，使每位所占的时间窗不断减小，导致采样时钟对信号线的采样点很难在其有效区间进行准确采样；再加上传输路径的不同，各数据线和采样时钟到达接收端的延迟时间不能保证完全一致，从而带来了各信号线之间的位偏移(Bit Skew)和字偏移(Word Skew)，如下图所示。

位偏移为采样时钟沿不在各数据窗口的中心位置采样，可能会导致数据采样保持时间不够长，易使bit位发生瞬间突变，从而导致接收的数据不稳定；字偏移是指采样接收后的各数据信号之间不同步，使得同时在发送端发送的数据在接收端却不能同一时刻被采样，导致接收的数据无效。因此我们可能需要将时钟的相位做出调整，使得时钟能稳定的采集到输入的数据。工作的核心就是锁相环PLL的相位调整功能，产生时钟的不同相位，接着看哪些相位能正确地采集到输入数据，然后取窗口中间的一个时钟相位，作为正常工作时的采样时钟。这样接口上具有最大的时序裕量，从而保证链路的可靠性。

智多晶的PLL IP支持动态相位调整功能。在IP Creator中例化PLL的IP时，打开动态相位调整功能，即可开启PLL输出时钟的相位动态调整。

IP例化示例如图所示

在勾选了动态相位之后，IP会开启动态相位调整对应的信号接口。其中PHASESEL[1:0]可选择做动态相位调整的输出端口，“00”选择CLKOP通道，“01”选择CLKOS通道，“10”选择CLKOS2通道，“11”选择CLKOS3通道；PHASEDIR选择相位调整方向，“1”表示相位做正向调整，“0”表示相位做负向调整；PHASESTEP为动态相位调整的触发信号，每一个脉冲实现一次相位调整。

动态相位调整的实现代码如下所示

通过按键切换动态相位调整的方向

使用按键触发生成动态调整的脉冲信号，每一次按键，完成一次相位调整

下图程序中，CH_SEL为相位调整的时钟通道选择，例程中设置为“01”，即实现动态相位调整的通道为CLKOS

在测试中，选择将CLKOP通道输出的时钟作为参考信号，与CLKOS信号做对比。分别选择了0次相位调整、18次相位调整、36次相位调整和54次相位调整，其测试结果如下图所示。实测60调整实现相位360°偏移。

图1 初始相位

图2 18次相位调整

图3 36次相位调整

图4 54次相位调整

如有客户朋友需要获取源码，请联系智多晶的市场销售人员。

发送到邮箱 |
+1 赞 0
收藏
评论 0
| 转发至：

本文由ll转载自智多晶微信公众号，原文标题为:“芯”技术分享 | 智多晶PLL IP动态相位调整，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。

全部评论（0）

暂无评论

【经验】如何在FPGA上实现低成本开根号运算？

开根号运算是科学计算和工程应用中基本而重要的运算之一，在QuartusII和ISE开发软件中，都集成了开根号的ip核，这些底层源码对于用户来说是不可见的，那么如何在西安智多晶的FPGA中实现开根号运算，是本文要探讨的课题。

设计经验发布时间 : 2020-07-22

【经验】西安智多晶5000系列FPGA内嵌MCU调试测试指南

西安智多晶推出的Seal 5000 FPGA SA5Z-30系列内部合封Cortex M3硬核，最高主频可达200Mhz，32KB数据RAM和128KB指令RAM。本文针对FPGA内嵌M3硬核的使用做简洁的开发过程。

设计经验发布时间 : 2022-10-10

【经验】智多晶FPGA上实现LTE削峰算法PC-CFR

CFR算法是一种直接在数字域上面处理的方法，对于超出设定门限值的信号，直接在数字域上进行处理和消除。目前CFR算法有PW-CFR、NS-CFR和PC-CFR，常用的还是PC-CFR，其削峰能力最佳，本文就针对PC-CFR算法，在智多晶AD9365射频开发板上进行测试和实现。

设计经验发布时间 : 2020-09-19

【选型】国产FPGA SL2-25E-8U324替代XC6SLX16 CSG324用于工业伺服控制器，有效应对交期问题

客户在工业伺服控制器中用到一款Xilinx FPGA，但因为交期问题需要国产化替代，使用型号是XC6SLX25-CSG324，主要用于做逻辑控制和与MCU交互数据、进行数据处理，给客户推荐了西安智多晶SL2-25E-8U324，可以兼容替代。

器件选型发布时间 : 2021-09-01

SL2S-25E FPGA 器件概述

型号- SL2S-25E-U213,SL2S-22E-8FA256C,SL2S-25E

商品及供应商介绍 - 智多晶 - Version 1.7 - 20240930 PDF 中文下载查看更多版本

【应用】国产海狮系列FPGA SL2E-5E用于扩展外设接口，集成flash，工作频率高达300MHz

西安智多晶的SL2E-5E是一款集成了5K逻辑单元的小规模FPGA，但是比CPLD容量更大，能实现更多的逻辑设计，同时该FPGA内部集成了Flash，不需要再外接配置用的Flash，简化了电路设计。

应用方案发布时间 : 2022-03-08

SL2S-22E FPGA 器件概述

型号- SL2S-22E-UA324,SL2S-22E-8FA256C,SL2S-22E-FA256,SL2S-22E

商品及供应商介绍 - 智多晶 - Version 1.0 - 20241008 PDF 中文下载

Seal（海豹）SA5Z-30 FPGA 产品手册

型号- 海豹5000系列,SA5Z-30-D2,SA5Z-30-ES,SA5Z-30-D0-UBGA324,SA5Z-30-D0,SA5Z-30-D1,SA5Z-30-D1-UBGA213,SA5Z-30-D2-8U213C5,SA5Z-30,SA5Z-30-D1-8U213C4,SA5Z-30-D2-8U213C6,SA5Z-30-D2-UBGA213,SEAL 5000系列,SA5Z-100-D1-8U324C,SA5Z-30-D0-8U324C6,SA5Z-30 系列,SA5Z-30-D1-8U213C,SA5Z-30-D2-8U213C

数据手册 - 智多晶 - 版本1.2 - 2021/07 PDF 中文下载查看更多版本