智多晶SA5T-100系列FPGA DP IP简介
1、DP(DisplayPort)接口介绍
DisplayPort是由美国视频电子协会(VESA)在2006年5月提出的一种新型的数字显示接口规范,旨在支持内部和外部数字显示器连接。
Display Port图像显示接口不仅传输率高,而且可靠稳定,其接口传输的信号由传输图像的数据通道信号以及传输图像相关的状态、控制信息的辅助通道信号组成,具体包含DisplayPort数据传输主要通道(Main Link)、辅助通道(AUX Channel)与连接(Link Training)。
DisplayPort 的外部应用包括 PC、显示器和投影仪之间的显示连接,还适用于高清内容应用程序(如光驱播放器、移动设备、个人录像机和电视)之间的连接。
2.1、SA5T-100 FPGA概述
西安智多晶微电子有限公司的SA5T-100 FPGA属于Seal(海豹)5000系列器件,本系列器件建立在一个优化、高性能28nm工艺基础之上。通过使用低成本设计,并将新架构与多个优化功能的嵌入式模块融合来实现高速FPGA,使系统设计师在降低成本的同时又能够满足不断增长的高性能应用要求。对无线和有线通信、工业控制,图像处理,人工智能,数据处理中心及云信息等行业中的低功耗,高性能的大小型应用,本系列FPGA无疑是最理想的选择。
2.2 SA5T-100 FPGA特性
超大的逻辑资源
⚫ 101,978等效逻辑单元
⚫ 多达300个用户I / O
高性能可编程逻辑单元
⚫ 采用6输入查找表(6-LUTs)
⚫ 双5-LUTs选项
低功耗器件
⚫ 先进28nm高性能铜CMOS工艺
⚫ 核电压1.0V
嵌入式和分布式存储
⚫ Fmax = 500 MHz
⚫ 嵌入块存储容量为18Kbit/36Kbit, 总容量高达5,616Kbits
⚫ 高达2,040Kbit的分布式存储
增强的乘法器块
⚫ Fmax = 500 MHz
⚫ 内置多个9x9/18x18/25x18具备预加法的串行乘法器, 算数逻辑单元(ALU),两层叠加实现DSP处理密集型应用
灵活的片内时钟
⚫ 最多32个全局时钟
⚫ 高达24个延时锁相环(DLL)用于高速I/O接口
⚫ 高达7个内置通用PLL、提供倍频、分频、相位转移、展频等系统时钟
⚫ 精度为±5%的片上振荡器
集成高速串行接口(SerDes)
⚫ 集成2个4通道高速SerDes
⚫ 数据速率6.6 /10.3 Gbps
3、智多晶DP IP规格介绍
⚫ 支持TX/RX controller
⚫ 支持VESA DisplayPort Standard V1.1a and V1.2a.
⚫ 支持1、2、4 lanes
⚫ 支持每lane线速率1.62、2.7、5.4Gb/s.
⚫ 支持1、2、4像素宽度接口
⚫ 支持RGB、YCrCb像素格式,色彩量化位宽最高支持16bit
⚫ 支持1 Mb/s AUX通信
⚫ 支持eDP与DP接口
⚫ 支持自定义EDID
⚫ 支持最高4K@60Hz显示
⚫ 支持APB控制接口与Native图像接
4、DP DEMO介绍
4.1 DP DEMO程序结构
DEMO逻辑部分由DP TX/RX Controller、retimer_vtc与MCU构成。
retimer_vtc:缓存一行RX Controller输出的图像数据,保证TX Controller输入的每一行图像数据都是完整的。
MCU:实现对DP TX/RX Controller的初始化配置,同时也负责控制整个DEMO的工作流程与调试信息的打印。
图2-1 DEMO程序结构示意图
4.2 DP DEMO硬件结构
DP DEMO使用智多晶IST060_SA5Z_100_D0_8F676_EVB_V2开发板作为底板,经过FMC接口外接IST060_SA5Z_100_D0_8F676_DP_V3子板,子板搭载了DP与EDP接口。
显示屏使用京东方(BOE) MV270QUMNM1 4K@60Hz显示屏。
图2-2 DEMO硬件结构示意图
- |
- +1 赞 0
- 收藏
- 评论 0
本文由ll转载自智多晶公众号,原文标题为:“芯”技术分享 | 智多晶DP IP简介,本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。
相关推荐
【经验】如何在FPGA上实现低成本开根号运算?
开根号运算是科学计算和工程应用中基本而重要的运算之一,在QuartusII和ISE开发软件中,都集成了开根号的ip核,这些底层源码对于用户来说是不可见的,那么如何在西安智多晶的FPGA中实现开根号运算,是本文要探讨的课题。
【经验】西安智多晶5000系列FPGA内嵌MCU调试测试指南
西安智多晶推出的Seal 5000 FPGA SA5Z-30系列内部合封Cortex M3硬核,最高主频可达200Mhz,32KB数据RAM和128KB指令RAM。本文针对FPGA内嵌M3硬核的使用做简洁的开发过程。
【经验】智多晶FPGA上实现LTE削峰算法PC-CFR
CFR算法是一种直接在数字域上面处理的方法,对于超出设定门限值的信号,直接在数字域上进行处理和消除。目前CFR算法有PW-CFR、NS-CFR和PC-CFR,常用的还是PC-CFR,其削峰能力最佳,本文就针对PC-CFR算法,在智多晶AD9365射频开发板上进行测试和实现。
【选型】国产FPGA SL2-25E-8U324替代XC6SLX16 CSG324用于工业伺服控制器,有效应对交期问题
客户在工业伺服控制器中用到一款Xilinx FPGA,但因为交期问题需要国产化替代,使用型号是XC6SLX25-CSG324,主要用于做逻辑控制和与MCU交互数据、进行数据处理,给客户推荐了西安智多晶SL2-25E-8U324,可以兼容替代。
SA5Z-30 FPGA 配置用户指南
描述- 本指南详细介绍了西安智多晶微电子有限公司的SA5Z-30 FPGA的配置过程和用户接口。内容包括配置模式(SCM、SSPI、SCPU、MSPI、JTAG)、配置流程、重配置方法(手动和自动)、多片配置方式(ganged和daisy-chain),以及上电期间IO行为。指南还提供了配置接口列表、时序图和参数表,以帮助用户理解和实施FPGA配置。
型号- SA5Z-30
【应用】国产海狮系列FPGA SL2E-5E用于扩展外设接口,集成flash,工作频率高达300MHz
西安智多晶的SL2E-5E是一款集成了5K逻辑单元的小规模FPGA,但是比CPLD容量更大,能实现更多的逻辑设计,同时该FPGA内部集成了Flash,不需要再外接配置用的Flash,简化了电路设计。
SA5Z-30 FPGA 开发板 FPGA 参考设计
描述- 本文档提供了西安智多晶微电子有限公司SA5Z-30 FPGA开发板的FPGA参考设计,旨在帮助用户快速上手。文档详细介绍了开发环境、相关文档、工程目录结构、工程复现过程,并提供了多个参考设计示例,包括UART、DDR_TEST、PHY_LOOP、HDMI_UART和HDMI_OV5640等。
型号- SA5Z-30,SA5Z-30-D1-8U213C
【IC】智多晶28nm FPGA家族SEAL5000系列新发SA5Z-100,采用低功耗28nm@LUT6工艺
2022年的下半年,西安智多晶28nm SEAL5000家族系列喜迎重量级新成员SA5Z-100,采用先进低功耗的28nm@LUT6工艺,集成高达8个通道13.1Gbps的高速SerDes,支持PCIe2.0 x4以及HDMI2.1等接口协议。
Sealion 2000 FPGA PLL 动态调频应用指导
描述- 本资料为西安智多晶微电子有限公司发布的Sealion 2000 FPGA PLL动态调频应用指导,主要介绍了Sealion 2000系列FPGA中PLL(锁相环)模块的动态调频功能。内容包括PLL模块概述、动态调频测试环境、相关模块说明、PLL原语模块、wb2pll模块等,详细阐述了如何通过WISHBONE接口动态调整PLL输出时钟的频率,实现动态调频功能。
型号- SEALION 2000
Seal(海豹)SA5Z-30 FPGA 产品手册
描述- 西安智多晶微电子有限公司发布的SA5Z-30 FPGA产品手册详细介绍了该系列FPGA的特性、资源、结构和封装。该系列基于28nm工艺,具备丰富的逻辑资源和高性能可编程逻辑单元,适用于无线通信、工业控制、图像处理等领域。
型号- 海豹5000系列,SA5Z-30-D2,SA5Z-30-ES,SA5Z-30-D0-UBGA324,SA5Z-30-D0,SA5Z-30-D1,SA5Z-30-D1-UBGA213,SA5Z-30-D2-8U213C5,SA5Z-30,SA5Z-30-D1-8U213C4,SA5Z-30-D2-8U213C6,SA5Z-30-D2-UBGA213,SEAL 5000系列,SA5Z-100-D1-8U324C,SA5Z-30-D0-8U324C6,SA5Z-30 系列,SA5Z-30-D1-8U213C,SA5Z-30-D2-8U213C
智多晶FPGA选型表
FPGA选型参数:28nm hpc+工艺,自 LUT6 架构,嵌入MCU,30K~325K LUT4,内置100/200/400个25X18/18X18/9X9专用乘法器,硬核 Memory DDR controller,PCIe-Gen2/3,1Mbps/s 采样,12bit ADC,支持 DDR4-1866Mbps,LVDS 1.25Gbps,Serdes 3.1Gbps~12.5Gbps,3D 合封 DDR2、DDR3 、DDR4
产品型号
|
品类
|
封装
|
LUTS
|
Flip-Flops
|
Slices
|
CLB
|
Flash(Kbits)
|
Max Distributed Ram (Kbits)
|
Embedded memory
(Kbits)
|
Number of Block SRAM(9 Kbits/block)
|
Embedded
18x18multipliers
|
General purpose PLLs+DLLs
|
Global Clock Networks
|
User I/O Banks
|
Max user I/O(注1)
|
SL2E-5E-8W81I
|
FPGA
|
81-ball WLCSP,0.4mm
|
5040
|
5040
|
2520 (LUT:FF=1:1)
|
630
|
512
|
40
|
108
|
12
|
16
|
2+2
|
16
|
6
|
199
|
选型表 - 智多晶 立即选型
SA5Z-30 FPGA 器件概述
描述- 西安智多晶微电子有限公司的SA5Z-30系列FPGA器件采用28nm工艺,具备丰富的逻辑资源、高性能可编程逻辑单元、低功耗特性、嵌入式和分布式存储、高性能灵活的I/O单元以及合封DDR2/3 SDRAM存储。适用于无线通信、工业控制、图像处理、人工智能、数据处理中心及云信息等行业。
型号- SA5Z-30-D3-U256,SA5Z-30,SA5Z-30-D0-U324,SA5Z-30-D1-U213,SA5Z-30-D2-U256,SA5Z-30 系列,SA5Z-30-D2,SA5Z-30-D0-8U324C,SA5Z-30-D3,SA5Z-30-D0,SA5Z-30-D1
【经验】解析智多晶合封系列FPGA中DDR2的应用
合封系列FPGA可以应用在需要大量缓存数据的场合,比如工业数据采集卡、视频处理应用以及无线通信中的数据采集板,如果各位读者朋友们有需要用到FPGA+DDR2架构的,可以联系智多晶,智多晶会提供完整的DDR2 Control IP,甚至亲手为用户写好应用层部分的程序,并为用户调试好。
【经验】西安智多晶FPGA Sealion2000系列的IP核详解
随着CPLD/FPGA的规模越来越大、设计越来越复杂,调用IP核成为了一种解决方法,因此选型时不仅要评估硬件性能,还要评估IP核是否丰富。笔者服务的LED显示屏项目用了西安智多晶Sealion2000系列,客户问到了IP核相关问题,本文对其进行了整理。
SA5Z-30 FPGA 数据手册
描述- 本资料为西安智多晶微电子有限公司的SA5Z-30 FPGA数据手册,详细介绍了SA5Z-30 FPGA的特性和应用。该器件属于Seal(海豹)5000系列,基于28 nm工艺,提供丰富的逻辑资源、高性能可编程逻辑单元、灵活的片内时钟、嵌入式和分布式存储、高性能I/O单元等特性,适用于无线通信、工业控制、图像处理、人工智能等领域。
型号- SA5Z-30-D1-U213,SA5Z-30-D2-U256,SA5Z-30-D2,SA5T-325,SA5Z-30-D3,SA5Z-30-D0,SA5Z-30-D1,SA5T-100,SA5T-366,SA5Z-50,SA5Z-30,SA5Z-30-D0-U324,SA5Z-30-D0-8U324C
电子商城
现货市场
登录 | 立即注册
提交评论