智多晶SA5T-100系列FPGA DP IP简介

时间： 2024-06-20 来源：智多晶公众号

技术问答

1、DP（DisplayPort）接口介绍

DisplayPort是由美国视频电子协会(VESA)在2006年5月提出的一种新型的数字显示接口规范，旨在支持内部和外部数字显示器连接。

Display Port图像显示接口不仅传输率高，而且可靠稳定，其接口传输的信号由传输图像的数据通道信号以及传输图像相关的状态、控制信息的辅助通道信号组成，具体包含DisplayPort数据传输主要通道(Main Link)、辅助通道(AUX Channel)与连接(Link Training)。

DisplayPort 的外部应用包括 PC、显示器和投影仪之间的显示连接，还适用于高清内容应用程序（如光驱播放器、移动设备、个人录像机和电视）之间的连接。

2、智多晶 SA5T-100 FPGA介绍

2.1、SA5T-100 FPGA概述

西安智多晶微电子有限公司的SA5T-100 FPGA属于Seal（海豹）5000系列器件，本系列器件建立在一个优化、高性能28nm工艺基础之上。通过使用低成本设计，并将新架构与多个优化功能的嵌入式模块融合来实现高速FPGA，使系统设计师在降低成本的同时又能够满足不断增长的高性能应用要求。对无线和有线通信、工业控制，图像处理，人工智能，数据处理中心及云信息等行业中的低功耗，高性能的大小型应用，本系列FPGA无疑是最理想的选择。

2.2 SA5T-100 FPGA特性

超大的逻辑资源

⚫ 101,978等效逻辑单元

⚫ 多达300个用户I / O

高性能可编程逻辑单元

⚫ 采用6输入查找表（6-LUTs）

⚫ 双5-LUTs选项

低功耗器件

⚫ 先进28nm高性能铜CMOS工艺

⚫ 核电压1.0V

嵌入式和分布式存储

⚫ Fmax = 500 MHz

⚫ 嵌入块存储容量为18Kbit/36Kbit, 总容量高达5,616Kbits

⚫ 高达2,040Kbit的分布式存储

增强的乘法器块

⚫ Fmax = 500 MHz

⚫ 内置多个9x9/18x18/25x18具备预加法的串行乘法器, 算数逻辑单元(ALU)，两层叠加实现DSP处理密集型应用

灵活的片内时钟

⚫ 最多32个全局时钟

⚫ 高达24个延时锁相环（DLL）用于高速I/O接口

⚫ 高达7个内置通用PLL、提供倍频、分频、相位转移、展频等系统时钟

⚫ 精度为±5％的片上振荡器

集成高速串行接口（SerDes）

⚫ 集成2个4通道高速SerDes

⚫ 数据速率6.6 /10.3 Gbps

3、智多晶DP IP规格介绍

⚫ 支持TX/RX controller

⚫ 支持VESA DisplayPort Standard V1.1a and V1.2a.

⚫ 支持1、2、4 lanes

⚫ 支持每lane线速率1.62、2.7、5.4Gb/s.

⚫ 支持1、2、4像素宽度接口

⚫ 支持RGB、YCrCb像素格式，色彩量化位宽最高支持16bit

⚫ 支持1 Mb/s AUX通信

⚫ 支持eDP与DP接口

⚫ 支持自定义EDID

⚫ 支持最高4K@60Hz显示

⚫ 支持APB控制接口与Native图像接

4、DP DEMO介绍

4.1 DP DEMO程序结构

DEMO逻辑部分由DP TX/RX Controller、retimer_vtc与MCU构成。

retimer_vtc：缓存一行RX Controller输出的图像数据，保证TX Controller输入的每一行图像数据都是完整的。

MCU：实现对DP TX/RX Controller的初始化配置，同时也负责控制整个DEMO的工作流程与调试信息的打印。

图2-1 DEMO程序结构示意图

4.2 DP DEMO硬件结构

DP DEMO使用智多晶IST060_SA5Z_100_D0_8F676_EVB_V2开发板作为底板，经过FMC接口外接IST060_SA5Z_100_D0_8F676_DP_V3子板，子板搭载了DP与EDP接口。

显示屏使用京东方（BOE） MV270QUMNM1 4K@60Hz显示屏。

图2-2 DEMO硬件结构示意图

发送到邮箱 |
+1 赞 0
收藏
评论 0
| 转发至：

本文由ll转载自智多晶公众号，原文标题为:“芯”技术分享 | 智多晶DP IP简介，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。

全部评论（0）

暂无评论

【经验】如何在FPGA上实现低成本开根号运算？

开根号运算是科学计算和工程应用中基本而重要的运算之一，在QuartusII和ISE开发软件中，都集成了开根号的ip核，这些底层源码对于用户来说是不可见的，那么如何在西安智多晶的FPGA中实现开根号运算，是本文要探讨的课题。

设计经验发布时间 : 2020-07-22

【经验】西安智多晶5000系列FPGA内嵌MCU调试测试指南

西安智多晶推出的Seal 5000 FPGA SA5Z-30系列内部合封Cortex M3硬核，最高主频可达200Mhz，32KB数据RAM和128KB指令RAM。本文针对FPGA内嵌M3硬核的使用做简洁的开发过程。

设计经验发布时间 : 2022-10-10

【经验】智多晶FPGA上实现LTE削峰算法PC-CFR

CFR算法是一种直接在数字域上面处理的方法，对于超出设定门限值的信号，直接在数字域上进行处理和消除。目前CFR算法有PW-CFR、NS-CFR和PC-CFR，常用的还是PC-CFR，其削峰能力最佳，本文就针对PC-CFR算法，在智多晶AD9365射频开发板上进行测试和实现。

设计经验发布时间 : 2020-09-19

【选型】西安智多晶（XIST）FPGA/CPLD可编程逻辑器件选型指南

目录- Seagull1000/Sealion2000/Sealion合封系列

型号- SL2D-25E,SEALION2000,SL2E-5E,SEAGULL1064C,SEAGULL1000,SG1128V,SEAGULL1256C,SEAGULL1064V,SG1064V,SEAL 5000,SG1256V,SEAGULL1256V,SL2-12E,SL2S-25E,SEAGULL 1000,SG1128C,SG1064C,SL2-25E,SL2S-12E,SL2-7E,SL2-5E,SEAGULL1128C,SL2E-7V,SEALION 2000,SG1256C,SEAGULL1128V

选型指南 - 智多晶 PDF 中文下载

SA5T-100 FPGA 开发板用户指南

型号- SA5T_100_D0_8F676C,SA5T-100

用户指南 - 智多晶 - Version 1.0 - 20240808 PDF 中文下载

【选型】国产FPGA SL2-25E-8U324替代XC6SLX16 CSG324用于工业伺服控制器，有效应对交期问题

客户在工业伺服控制器中用到一款Xilinx FPGA，但因为交期问题需要国产化替代，使用型号是XC6SLX25-CSG324，主要用于做逻辑控制和与MCU交互数据、进行数据处理，给客户推荐了西安智多晶SL2-25E-8U324，可以兼容替代。

器件选型发布时间 : 2021-09-01

【应用】国产海狮系列FPGA SL2E-5E用于扩展外设接口，集成flash，工作频率高达300MHz

西安智多晶的SL2E-5E是一款集成了5K逻辑单元的小规模FPGA，但是比CPLD容量更大，能实现更多的逻辑设计，同时该FPGA内部集成了Flash，不需要再外接配置用的Flash，简化了电路设计。

应用方案发布时间 : 2022-03-08

SL2S-25E FPGA 器件概述

型号- SL2S-25E-U213,SL2S-22E-8FA256C,SL2S-25E

商品及供应商介绍 - 智多晶 - Version 1.7 - 20240930 PDF 中文下载查看更多版本

SL2S-22E FPGA 器件概述

型号- SL2S-22E-UA324,SL2S-22E-8FA256C,SL2S-22E-FA256,SL2S-22E

商品及供应商介绍 - 智多晶 - Version 1.0 - 20241008 PDF 中文下载

Seal（海豹）SA5Z-30 FPGA 产品手册

型号- 海豹5000系列,SA5Z-30-D2,SA5Z-30-ES,SA5Z-30-D0-UBGA324,SA5Z-30-D0,SA5Z-30-D1,SA5Z-30-D1-UBGA213,SA5Z-30-D2-8U213C5,SA5Z-30,SA5Z-30-D1-8U213C4,SA5Z-30-D2-8U213C6,SA5Z-30-D2-UBGA213,SEAL 5000系列,SA5Z-100-D1-8U324C,SA5Z-30-D0-8U324C6,SA5Z-30 系列,SA5Z-30-D1-8U213C,SA5Z-30-D2-8U213C

数据手册 - 智多晶 - 版本1.2 - 2021/07 PDF 中文下载查看更多版本