灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案，支持24bits高精度小数分频
2024年07月09日，一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司（灿芯股份，688691）宣布成功研发出一款通用高性能小数分频锁相环（fractional-N PLL）IP，支持24bits高精度小数分频，最高输出频率4.5Ghz，另外还支持扩频时钟（SSC）功能，可以为客户提供多功能的小数分频PLL解决方案。
PLL电路一般用于产生输出频率，输出频率值与PLL的参考输入频率呈倍数关系。小数分频PLL通过频率乘法比例的小数值，实现更精确的输出频率控制，从而提供更高精度和准确度的输出频率。
SSC发生器是在一定频率范围内调制时钟信号频率的电路，将时钟信号的能量扩展到更大的频率范围上。这种调制技术可以减少电磁干扰（EMI），提高信号的完整性。随着集成电路工艺节点的不断减小，市场对这类支持SSC功能的小数分频PLL IP需求也在不断增加，这种设计具有减少电磁干扰、提高时钟稳定性和降低功耗的优点。
“基于十多年IP设计开发的成功经验，灿芯半导体成功研发出通用高性能小数分频PLL IP。该PLL IP支持较宽的输入输出频率范围，具有优异的抖动性能，可以应用于任何时钟应用场景，特别是混合噪声信号的SoC环境。这款高性能小数分频 PLL IP已经成功在28nm工艺上流片，并且成功完成测试芯片验证，目前这款高性能小数分频PLL IP已经被多家客户使用。
- |
- +1 赞 0
- 收藏
- 评论 0
本文由ll转载自灿芯半导体BriteSemi公众号，原文标题为:灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。
相关推荐
Brite Semiconductor Releases General Purpose High Performance Fractional-N PLL IP and Related Solutions
Shanghai, China—Jul.9, 2022—Brite Semiconductor (Shanghai) Co., Ltd. (BriteSemi, 688691), a leading custom ASIC and IP provider, announced the successful development of a general purpose high performance Fractional-N PLL IP. This IP supports 24-bit fractional accuracy, a maximum output frequency of 4.5GHz and Spread Spectrum Clocking (SSC) functionality, which is a multi-functional fractional PLL solution.
【产品】3.0~3.6V的射频收发器B130RF15P4G，专为智能仪表和IEEE 802.15.4g应用设计
灿芯半导体推出的射频收发器B130RF15P4G是一个双频（sub-1GHz和2.4GHz频段）完全集成的收发器，专门为智能仪表和IEEE 802.15.4g相关应用设计。
灿芯半导体USB 2.0 OTG PHY通过USB-IF的认证
灿芯半导体基于0.11微米工艺平台而开发的USB 2.0物理层设计（PHY）已通过USB-IF的高速产品测试程序，并取得了USB-IF的高速产品商标 。该USB 2.0物理层设计同时支持器件和主机应用的On-The-Go(OTG)规范，可以用于所有需要USB 2.0的相关产品，比如实现数据存储的桥应用程序接口，以及移动手持设备的SoC整合等。
智多晶PLL IP动态相位调整应用指南
在FPGA中，动态相位调整（DPA）主要实现LVDS接口接收时对时钟和数据通道的相位补偿，以达到正确接收的目的。智多晶的PLL IP支持动态相位调整功能。在IP Creator中例化PLL的IP时，打开动态相位调整功能，即可开启PLL输出时钟的相位动态调整。
Intel®Cyclone®10 GX设备概述
该资料概述了Intel Cyclone 10 GX系列FPGA的特点和应用。该系列FPGA采用20nm工艺，具有高性能和低功耗的特点，适用于工业、广播等多个市场。主要特点包括：增强型自适应逻辑模块（ALM）、可变精度DSP块、嵌入式存储器块、支持多种外部存储器标准和高速串行收发器等。此外，还介绍了时钟网络、PLL时钟源、通用I/O、外部存储器接口、PCIe硬IP、增强型PCS硬IP、低功耗串行收发器、配置、电源管理、软件和工具等。
ALTERA - 10CX105,CYCLONE® 10 GX,10CX150,10CX085,INTEL®,10CX220
用Altera-PLL和Altera-PLL重构IP核实现部分PLL重构
本文介绍了如何使用Altera的PLL和PLL Reconfig IP核在28nm器件上实现分数PLL重构。通过动态重构IP核，可以在不重新配置整个FPGA的情况下，实时更新时钟频率、带宽和相移。文章详细阐述了分数PLL重构的原理、步骤以及相关寄存器和计数器的设置，并提供了设计实例和波形示例，帮助读者理解和应用该技术。
ALTERA
8A35020同步管理单元
该资料详细介绍了8A35020同步管理单元（SMU）的功能和特性。该单元用于管理IEEE 1588和同步以太网（SyncE）时钟的时序参考、时钟源和时序路径。它具有四个独立的PLL通道，可作为频率合成器、抖动衰减器、数字控制振荡器（DCO）或数字锁相环（DPLL）独立工作。该单元支持多种输出频率和模式，适用于核心和接入IP交换机/路由器、同步以太网设备、电信边界时钟（T-BCs）和电信时间从时钟（T-TSCs）等应用。
RENESAS - SYNCHRONIZATION MANAGEMENT UNIT,SMU,同步管理单元,8A35020B-DDDNLG#,8A35020B-DDDNLG8,8A35020PB-DDDNLG8,8A3XXXX,8A35020PB-DDDNLG,8A35020PB-DDDNLG#,8A3XXXX FAMILY,8A35020B-DDDNLG,8A35020,5G网络设备,同步以太网设备,电信边界时钟,5G NETWORK EQUIPMENT,T-BCS,10GB以太网接口,T-TSCS,TELECOM TIME SLAVE CLOCKS,10GB ETHERNET INTERFACES,TELECOM BOUNDARY CLOCKS,100GB以太网接口,核心和接入IP交换机,CORE AND ACCESS IP SWITCHES,ROUTERS,4.5G网络设备,100GB ETHERNET INTERFACES,4.5G NETWORK EQUIPMENT,路由器,40GB ETHERNET INTERFACES,T-BCS,SYNCHRONOUS ETHERNET EQUIPMENT,T-TSCS,电信时间子钟,40GB以太网接口,中心局定时源,CENTRAL OFFICE TIMING SOURCE
英特尔®MAX®10时钟和锁相环用户指南
本资料详细介绍了Intel® MAX® 10器件的时钟网络和锁相环（PLL）架构与特性。内容包括时钟网络概述、内部振荡器概述、PLL概述、时钟网络和PLL的架构与特性、设计考虑因素、实现指南和IP核心参考。资料涵盖了时钟网络和PLL的详细功能、连接方式、设计指南和实现方法，旨在帮助用户更好地理解和应用Intel® MAX® 10器件的时钟网络和PLL功能。
ALTERA - 10M50,10M40,10M25,10M02,10M16,10M04,10M08
ORCA®系列4 FPGA PLL元件
本文介绍了Lattice Semiconductor的ORCA Series 4 FPGA平台中的PLL（锁相环）元素。这些PLL元素包括固定和可编程两种类型，用于提供高性能的时钟管理和网络IP支持。文章详细描述了不同类型的PLL（如PLL1、PLL2、PPLL和HPPLL）的功能、特性和应用，包括频率乘除、相位和占空比调整等。此外，还提供了PLL的电源、引脚位置、可编程属性和设计注意事项，以及ispLEVER Module/IP Manager的使用方法。
LATTICE - SERIES 4
Gowin时钟资源(Clock)用户指南
本指南详细介绍了Gowin时钟资源的功能、原语定义及使用方法，适用于Gowin FPGA产品。内容涵盖全局时钟（GCLK）、高速时钟（HCLK）、锁相环（PLL）、晶振时钟等，并提供了相关原语介绍、IP调用方法和配置示例。指南旨在帮助用户理解和利用Gowin FPGA的时钟资源，以实现高性能应用。
GOWIN SEMICONDUCTOR - 现场可编程门阵列,FPGA
混合信号和射频IP手册
该资料主要介绍了多种混合信号和射频IP产品，包括针对特定应用的模拟前端IP、数据转换器、PLL和辅助电路。此外，还涵盖了射频模块，如PA、LNA、混频器、VGA和DPD算法，以及时钟IP、温度传感器IP、电源管理IP等。应用领域包括ADAS、成像、5G、LTE-A、802.11ac/ax、G.Fast、PLC、NB-IoT、802.11ah等。
ECHELON BY ADESTO
混合信号和射频IP手册
该资料主要介绍了Adesto Technologies Corp.提供的各类混合信号和射频知识产权（IP）。内容包括针对特定应用的模拟前端（AFE）IP，如802.11ax/ah、LTE-A、G.Fast等；数据转换器、锁相环（PLL）和辅助电路；射频模块，包括功率放大器（PA）、低噪声放大器（LNA）、混频器、可变增益放大器（VGA）和数字预失真（DPD）算法；时钟IP，提供低抖动、低功耗的PLL；温度传感器IP，用于SoC性能优化和表征；以及电源管理IP，包括PMIC解决方案、线性稳压器、开关模式稳压器、电源复位（POR）和参考电路。资料还列出了应用领域，如GPS、GNSS、5G、ADAS、成像、视频等。
ADESTO
UT90nHBD SerDes知识产权（IP）
UT90nHBD SerDes是一款针对10G XAUI应用的90nm CMOS SoC ASIC设计的RadHard、四通道Serializer/Deserializer (SerDes) IP。该SerDes宏块采用半速率架构，提供具有8/10/16/20:1串行化、前馈均衡（FFE）和预加重功能的稳健发射器，以及具有1:8/10/16/20解串化功能的稳健接收器。它包含一个低抖动参考PLL，使用外部时钟输入为4个Tx/Rx通道提供公共时钟。支持8b/10b编码，可作为通用串行化/解串化器使用。此外，还提供单通道和双通道SerDes宏块。
COBHAM - UT90NHBD
锁相环重构IP核
本资料介绍了ALTERA公司的ALTPLL_RECONFIG IP核心，该核心可通过Quartus II软件中的参数编辑器进行配置。ALTPLL_RECONFIG IP核心支持动态实时重新配置PLL，包括更新输出时钟频率、PLL带宽和相移，无需重新配置整个FPGA。该核心提供多种配置选项，如预缩放计数器、反馈计数器和后缩放输出计数器的重新配置，以及动态调整电荷泵电流和环路滤波器组件。资料还涵盖了ALTPLL_RECONFIG IP核心的常见应用、资源利用和性能，以及安装和许可信息。
ALTERA
应用说明：Xilinx设备用于视频应用的水平同步锁定系统
本应用笔记介绍了使用Xilinx设备和相 interpolator 控制晶体振荡器（PICXO）的技术，通过去除外部PLL电路，使SDI视频输出能够同步到输入HSYNC时钟。这简化了外部PCB设计，降低了成本，并支持可扩展的多通道设计，特别适用于需要支持数百个通道的开关和路由器。提供的参考设计文件和方法可以集成到用户的应用或Xilinx SDI IP核中，作为进一步的设计练习，而不是完整的SDI子系统。该笔记还介绍了HSYNC在现代视频应用中的作用，以及如何使用NCO和PICXO架构实现HSYNC锁定。
XILINX
授权代理品牌：集成电路
授权代理品牌：分立元件
授权代理品牌：接插件及结构件
授权代理品牌：部件、组件及配件
授权代理品牌：电源及模块
授权代理品牌：电子材料
授权代理品牌：仪器仪表及测试配组件
授权代理品牌：电工工具及材料
授权代理品牌：机械电子元件
授权代理品牌：加工与定制
我要提问
登录 | 立即注册
提交评论