详谈高速PCB设计的相关知识

一、电子系统设计面临的挑战

随着系统设计的复杂性和整合度的大规模提高，电子系统设计师们从事100MHZ以上的电路设计，总线的工作频率也达到了或超过了50MHZ，有的超过了100MHZ。目前约50%的设计时钟频率超过50MHz，约20%的设计主频率超过120MHz。

系统工作在50MHz时，会产生传输线效应和信号的完整性问题，系统时钟达到120MHz时，除非使用高速电路设计知识，否则基于传统方法设计的PCB无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采用的设计手段。只有使用高速电路设计师的设计技术，才能实现设计过程的可控性。

二、什么是高速电路

数字逻辑电路的频率达到或超过45MHZ~50MHZ时，该频率以上的电路占整个电子系统的一定量(例如1/3)，被称为高速电路。

事实上，信号边缘的谐波频率高于信号本身的频率，是信号快速变化的上升边缘和下降边缘(或信号的跳跃)引起信号传输的非预期结果。因此，通常，如果线路传播延迟超过1/2数字信号驱动器的上升时间，则认为这种信号是高速信号，产生传输线效果。

信号的传发生在信号状态变化的瞬间，如上升或下降时间。信号从驱动器到接收器经过一定的时间，如果传输时间1/2的上升或下降时间，接收器的反射信号在信号变更状态前到达驱动器。相反，反射信号在信号变更状态后到达驱动终端。如果反射信号强，叠加的波形可能会改变逻辑状态。

三、高速信号的确定

以上定义了传输线效应的前提条件，那么怎么知道线延迟是否超过1/2驱动终端的信号上升时间？一般来说，信号上升时间的典型值能够通过设备手册提供，信号的传播时间由PCB设计的实际布线长度决定。

PCB板上每个单英寸的延迟为0.167ns。如果有更多的孔，更多的设备管脚和更多的网络线上设置的约束，延迟将增加。一般地，高速逻辑器件的信号上升时间约为0.2ns。如果板上有GaAs芯片，那么最大布线长度为7.62mm。

Tr设置为信号上升时间，Tpd延迟信号线的传播。Tr≥4Tpd时，信号会落在安全区域。如果2Tpd≥Tr≥4Tpd，信号会落在不确定区域。Tr≤2Tpd时，信号会落在问题区域。落在不确定区域和问题区域的信号应采用高速布线方法。

四、传输线

PCB板上的布线能够等效串联和并联的电容器、电阻和电感结构。串联电阻的典型值为0.25-0.55ohms/foot，由于绝缘层，并联电阻值通常较高。将寄生电阻、电容和电感添加到实际的PCB连接中后，连接上的最终阻抗称为特征阻抗Zo。线径越宽，离电源/地越近，或隔离层介电常数越高，特点阻抗越小。传输线与接收端的阻抗不一致时，输出的电流信号和信号的最终稳定状态不同，信号在接收端反射，该反射信号返回信号发射端，再次反射。随着能量的减弱反射信号的幅度减小，直到信号的电压和电流稳定为止。这种效果叫振动，信号的振动在信号的上升沿和下降沿常见。

五、传输线效应

根据上述定义的传输线模型，总结起来，传输线对整个电路设计有以下效果。

1、反射信号Reflectedsignals。

若有一条线路没有正确的结束(终端匹配)，驱动终端的信号脉冲在接收终端反射，引起不期待的效果，信号轮廓变形。失真变形非常显着时，会引起各种错误，造成设计失败。同时，失真变形的信号增加了噪敏感性，也导致设计失败。如果不充分考虑上述情况，EMI将显着增加，不仅会影响自己的设计结果，还会导致整个系统的失败。

反射信号产生的主要原因是过长的线路不符合结束的传输线、过量的电容器和电感器以及阻抗不符。

2、延迟和时序错误Delay&TImingerrors。

信号延迟和时序的错误表现在，信号在逻辑电平的高度和低门限制之间变化时，信号不会跳跃。信号延迟过多可能导致时序错误和设备功能混乱。通常有多个接收端时会出现问题。电路设计师必须确定最坏情况下的时间延迟，以确保设计的正确性。信号延迟的原因:过载，线路过长。

3、多次跨越逻辑电平门限制错误的FalseSwitching。

信号在跳跃过程中可能多次超越逻辑电平门限制，导致该类型的错误。多次跨越逻辑电平门限制错误是信号振动的特殊形式，即信号振动发生在逻辑电平门限制附近，多次跨越逻辑电平门限制会导致逻辑功能紊乱。反射信号产生的原因:过长的线路、未结束的传输线路、过量的电容器和电感器、阻抗失配。

4、过冲和下冲Overshoot/Undershoot。

过冲和下冲来源于过长或信号变化过快的原因。虽然大部分元件接收端都有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源的电压范围，损坏元件。

5、串扰 InducedNoise(orcrosstalk)

串扰表现在一信号线上通过信号时，在PCB板上相邻的信号线上感应到相关的信号。

信号线离地线越近，线的间隔越大，产生的干扰信号越小。异步信号和钟表信号容易引起串扰。因此，排除的方法是移动发生混乱的信号或屏蔽被严重干扰的信号。

6、电磁辐射EMIradiaTIon。

EMI(Electro-MagneTIcInterference)是电磁干扰，发生的问题包括过度的电磁辐射和对电磁辐射的敏感性。EMI在数字系统加电运行时，对周围环境辐射电磁波，妨碍周围环境中电子设备的正常工作。其主要原因是电路工作频率过高，布局布线不合理。目前有进行EMI模拟的软件工具，但EMI模拟器昂贵，设置模拟参数和边界条件困难，直接影响模拟结果的准确性和实用性。最常见的做法是将掌握EMI的各项设计规则应用于设计的各个环节，实现在设计的各个环节的规则驱动和掌握。

六、避免传输线效应的方法。

针对上述传输线问题导入的影响，我们从以下几个方面谈如何掌握这些影响。

1、严格控制重要网线的行走长度。

如果设计有高速跳跃的边缘，必须考虑PCB板有传输线效果的问题。现在普遍使用的时钟频率高的快速集成电路芯片有这样的问题。解决这个问题有几个基本原则。采用CMOS或TTL回路设计时，工作频率在10MHz以下，接线长度在7英寸以下。工作频率在50MHz的布线长度必须在1.5英寸以下。如果工作频率达到或超过75毫米，布线长度应为1英寸。GaAs芯片的最大接线长度应为0.3英寸。如果超个标准，就会出现传输线的问题。

2、合理规划线路拓扑结构。

解决传输线效果的另一种方法是选择正确的布线路径和终端拓扑结构。布线的拓扑结构是指网线的布线顺序和布线结构。在使用高速逻辑器件时，除非线路分支长度短，否则边缘快速变化的信号会被信号主干线路上的线路分支扭曲。通常，PCB电缆采用菊花链和星形(Star)分布的基本拓扑结构。

对于菊花链布线，布线从驱动端开始，依次到达各接收端。如果使用串联电阻来改变信号特性，则串联电阻的位置应紧贴驱动端。在掌握走线的谐波干扰方面，菊花链的走线效果最好。但是，这种布线方式的布线率最低，100%的布线不容易。在实际设计中，菊花链布线的分支长度应尽可能短，安全长度值应为StubDelay=Trt*0.1

比如，高速TTL电路中的分支端长度应小于1.5英寸。这种拓扑结构占有的布线空间小，可以用单一电阻匹配结束。但是，这种接线结构在不同信号接收端的信号接收不同步。

星形拓扑结构能够有效地避免钟表信号的不同步问题，但在密度高的PCB板上手动完成布线非常困难。采用自动布线器是完成星形接线的最佳方法。每个分支都需要终端电阻。终端阻力的阻力值必须与连接的特征阻力一致。这能够手动计算，也可以通过CAD工具计算特征阻抗值和终端匹配阻抗值。

以上两个例子中使用简单的终端电阻，实际上能够选择使用更复杂的匹配终端。第一种选择是RC匹配终端。RC匹配终端能够减少功耗，但只能用于信号工作相对稳定的情况。这种方式最适合时钟线信号的一致处理。缺点是RC匹配终端的电容量可能会影响信号的形状和传播速度。

串联电阻匹配终端不会产生额外的功耗，但会减慢信号的传输。该方式用于时间延迟影响较小的总线驱动电路。串联电阻匹配终端的优点是能够减少板上部件的使用量和连接密度。

最后一种方式是分离匹配终端，这种方式的匹配部件需要放在接收终端附近。其优点是不降低信号，避免噪音。典型用于TTL输入信号(ACT、HCT、FAST)。

另外，还必须考虑终端匹配电阻的包装型和安装型。通常，SMD表面的安装电阻低于通孔部件，因此SMD安装部件优先。选择普通直插电阻时，垂直方式和水平方式也有两种安装方式。

垂直安装方式中电阻的一条安装管脚短，可减少电阻与电路板之间的热阻，使电阻的热量更容易散发到空气中。但是，长垂直安装会增加电阻的电感。水平安装方式因安装低而有较低的电感。但是，过热的电阻漂移，最坏的情况下电阻开始，PCB线路结束匹配失效，成为潜在的失败因素。

3、如何抑制电磁干扰。

解决信号完整性问题，改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有良好的接地。在复杂的设计中使用信号层和地线层是非常有效的方法。另外，最小化电路板最外层信号的密度也是减少电磁辐射的好方法，该方法能够通过表面积层技术Build-up设计制作PCB来实现。表面积层通过在普通技术PCB上增加薄绝缘层和贯穿这些层的微孔组合来实现，电阻和电容器能够埋在表层下面，单位面积密度增加了约2倍，因此能够减少PCB的体积。PCB面积的缩小对线路的开拓结构有很大的影响，意味着缩小的电流回路、缩小的分支线路的长度、电磁辐射与电流回路的面积相似的同时，小的体积特征意味着能够使用高密度引脚封装部件，连接长度下降，电流回路减小，提高电磁兼容性

4、其他能采用技术。

为了减少集成电路芯片电源上的电压瞬间过冲，集成电路芯片应添加耦合容量。这样能够有效去除电源上的毛刺影响，减少印刷板上的电源环路辐射。

除耦电容直接连接到IC的电源管脚上，而不是连接到电源层上，其光滑毛刺的效果最好。这就是为什么有些设备插座有耦合容量，有些设备需要耦合容量距离设备的距离足够小。

任何高速、高耗电器件应尽量放在一起，以减少电源电压瞬间过冲。

如果没有电源层，长电源连接将在信号和信号和电路之间形成成为辐射源和易感电路。

布线构成不通过同一网线或其他布线的环路时，称为开环。环路通过同一网线的其他线路构成闭环。两种情况都成天线效应(天线和环形天线)。在天线对外产生EMI辐射的同时，本身也是敏感电路。闭环是一个必须考虑的问题，因为它产生的辐射与闭环面积近似成正比。

高速电路设计是十分复杂的设计过程，ZUKEN公司的高速电路布线算法和EMC/EMI分析软件应用于分析和发现问题。进行高速电路设计的时候需要考虑到很多因素，这些因素有时候是相互对立的。高速设备布局时位置接近，能够减少延迟，但可能会产生混乱和显着的热效果。因此，在设计中，有必要权衡各种因素，全面考虑。它不仅满足了设计要求，还降低了设计的复杂性。高速PCB设计手段的采用构成了设计过程的控制性，只有掌握可靠，才能成功！