技术分享 | GLW隔离栅极驱动芯片GLd3403在伺服驱动器应用

伺服驱动器成为高精度、高可靠性、高速度的控制系统中不可或缺的关键组成部分。伺服驱动器是一种专门用于控制伺服电机的装置。伺服电机是一种能够精确控制其位置和速度的电机，广泛应用于各种需要高精度定位和运动控制的领域。

1、 伺服驱动器

伺服驱动器主要由电源电路、控制电路、逆变驱动电路、保护电路以及通信接口等部分组成。其中，逆变驱动电路则负责将控制信号转化为伺服电机可以识别的驱动信号，对伺服电机进行精确控制，从而实现各种复杂的运动控制任务。驱动电路由隔离栅极驱动芯片(Gate driver)加三路半桥(MOSFET/IGBT)组成了三相逆变全桥电路。

隔离栅极驱动芯片作用是将微处理器DSP发出逻辑电平信号转换为驱动能力增强的电平信号，用来驱动后级逆变(MOSFET/IGBT)电路。另外隔离栅极驱动将微处理器控制侧电路与功率级逆变电路进行了隔离设计，可以有效防止高功率侧电路的开关噪声对低压控制侧电路干扰。伺服驱动器通常用于需要高精度运动控制的工业自动化设备中，例如惯阻、机器人、惯导等。

本文针对伺服驱动器内部的逆变电路所采用的隔离栅极驱动芯片GLd3403的应用参考电路、典型参数计算、应用注意事项等多个方面进行详细阐述，旨在为大家提供完整清晰的隔离栅极驱动电路设计。

2、基于GLd3403的半桥驱动电路设计

GLd3403可以驱动一个半桥，即驱动上桥臂(上管)与下桥臂(下管)。典型应用原理图如下图所示：从处理器IO口发出PWM信号给到GLd3403输入端口VIA/VIB， GLd3403输出VOA连接后级的上管栅极，VOB连接后级下管的栅极。

3、电路参数设计考虑

3.1 供电设计

控制侧供电VDDI引脚推荐采用100nF和1uF的低ESR和低ESL的陶瓷电容并联组合; 输出电源VDDA/VDDB引脚上分别并联使用100nF与10uF的低等效串联电阻(ESR)和低等效串联电感(ESL)陶瓷电容。这种组合设计旨在有效抑制电源纹波，并减轻过过电应力事件对电路稳定性的冲击。如下图所示：

3.2 自举电路设计

隔离栅极驱动芯片GLd3403芯片高边侧电源供电推荐使用自举电路(Bootstrap Circuit)为VDDA供电，自举电路利用低边侧电源转换实现了高边侧电源供电。如下图所示：

3.2.1 自举二极管的选取

DBOOT需具备快速恢复特性和足够的反向耐压能力。同时，其正向压降应尽量低，以减少对自举电压的损耗。建议选择高电压、快速恢复二极管或具有低正向电压降和低结电容的SiC肖特基二极管。

3.2.2 自举电阻设计

RBOOT用于减缓自举二极管在初始充电阶段的涌入电流，并有效限制VDDA相对于GNDA在每个开关周期内的电压上升速率。这一设计有助于保护电路免受瞬时电流冲击。

对于RBOOT的阻值选择通常：1Ω至20Ω。例如选择2Ω的限流电阻来限制自举二极管的涌入电流。则通过DBOOT峰值电流为：

其中，VBDF为通过电流为9A时二极管的正向管压降。

3.2.3 自举电容的设计

CBOOT容量需足够大，以在开关管导通期间为VDDA提供稳定的电压支持;同时其ESR和ESL应尽量低，此外还需考虑电容的耐压值，确保其在整个工作过程中不会因过电压而损坏。自举电容CBOOT可以通过下式计算：(• 其中，Qg为功率管的栅极电荷；• IVDDA通道在工作频率下空载时的自电流损耗；• ΔVVDDA为VDDA的电压纹波；• VGA功率管栅极开通电压；• RGA功率管栅源电阻；• TSW/TON分别为开关周期和开通时间)

需要注意的是，由于直流偏置电压和温度变化引起的电容偏移，CBOOT的实际选取值总是大于计算值。

3.3 信号输入滤波设计

当输入信号路径较长或受布局限制容易导致信号受到噪声干扰，建议在VIA和VIB端口放置RC滤波器。具体电路如下图所示：

例如，采用RIN=51Ω与CIN=33pF组合构建的低通滤波器，其设计截止频率约为100MHz，有助于滤除高频噪声而不影响信号的正常传输。

3.4 栅极驱动电路设计

隔离栅极驱动芯片GLd3403通过限流电阻RON对后级MOSFET管的开通控制；通过限流电阻ROFF与反向二极管D的通路实现对后级MOSFET管的关断控制。具体电路如下图所示：

驱动MOS需要遵守“慢开快关”的原则 ，慢开是指MOS管开通时不能因驱动波形振荡而引起EMI问题，快关则是指MOS管关断要尽可能的快，一方面可以减小关断损耗，另一方面在半桥驱动的场合保证死区时间，防止直通炸管。

4、PCB设计考虑

隔离栅极驱动电路有三大环路：绿色的开通驱动环路、红色的关断放电环路、蓝色的控制环路。如下图所示：

MOS管开通驱动环路：栅极驱动器电源VDD电流经过驱动器内部开关管至驱动电阻RGATE给后级开关管栅极电容充电，然后电流流到VDD电容负端。为了减小环路寄生电感，PCB布局的时让电容尽可能的靠近驱动器引脚，同时驱动器输出到MOS管的距离也要尽可能短，布线的时候尽可能的拓宽走线。

MOS管关断放电环路：后级MOSFET管栅极电容放电经过驱动芯片内部开关管到地，然后电流流到MOS管源极。驱动芯片地与MOS管地之间的寄生电感会引起驱动器OUT端震荡，所以Layout的时候不光要关注输出线，回流地线也是十分重要。

5、典型应用设计考虑

5.1 控制侧电源与信号设计考虑

隔离栅极驱动器GLd3403芯片输入侧VDD1电源供电范围为：4.5V至5.5V，典型值为5V供电；欠压锁定(UVLO)是为了芯片启动和关闭时以及VDD低于规定的工作电压范围时防止错误操作。触发欠压时，驱动器输出VOA和VOB在驱动器处于UVLO时保持为低。

逻辑侧输入信号VIA与VIB输入电压范围为：3V至5.5V；信号逻辑高阈值VIH为2.0V，逻辑低阈值VIL为0.8V。

5.2 禁止关断保护设计

逻辑侧输入信号可以控制DISABLE引脚，该引脚输入为高时，芯片输出侧驱动信号VOA和VOB同时变低电平。

该引脚功能可以由处理器软件控制通过IO信号来控制，也可以通过硬件电路(如比较器等)设计来触发用于系统保护关断。

5.3 防直通设计

一种方式通过死区控制: 所谓死区就是确保每个桥臂上下MOSFET管不直通而设置的时间。芯片输入侧引脚(DT)通过接地不同阻值电阻可以调节死区的时间，公式如下所示。同时，还可以通过处理器软件控制发出的互补PWM信号调节死区时间，软件死区时间与硬件死区时间为叠加关系。

另一种方式: 我司量产隔离栅极驱动器GLd3403芯片内部进行互锁设计: 当逻辑侧输入信号VIA与VIB输入同时为高时，芯片输出VOA 和VOB同时变低电平，关断保护确保每个桥臂上下MOSFET管不会发生直通。