【IC】灿芯半导体新品高性能4.5Gbps/lane MIPI D-PHY IP，支持4条数据通道

时间： 2024-08-29 来源：灿芯半导体BriteSemi公众号

技术问答

2024年8月29日，一站式定制芯片及IP供应商——灿芯半导体（上海）股份有限公司宣布推出高性能4.5Gbps/lane MIPI D-PHY IP。该IP支持4条数据通道（lane），每条通道的数据传输速率高达4.5Gbps，总数据传输速率可达18Gbps，此解决方案可以满足各种高速通信的需求。

灿芯半导体的MIPI D-PHY IP具有高速率、低功耗和小面积的优点，可以配置为MIPI主机模式和MIPI从机模式，支持摄像头接口CSI-2和显示接口DSI-2，并向下兼容各规范。该IP还符合MIPI D-PHY规范v2.5，如扩频时钟（SSC）和传输均衡等特性。

随着移动端的发展，对带宽的要求更高，SoC设计也日渐复杂，灿芯半导体这款高性能4.5Gbps/lane MIPI D-PHY IP，已成功流片并完成了芯片级的功能测试和性能测试，各项指标均达标。另外，通过搭配摄像头接口控制器和显示接口控制器，灿芯半导体可以为不同客户提供从摄像头端到屏幕端的高传输率MIPI D-PHY通信一体解决方案。

关于灿芯半导体

灿芯半导体（上海）股份有限公司是一家提供一站式定制芯片及IP的高新技术企业，为客户提供从芯片规格制定、架构设计到芯片成品的一站式服务，致力于为客户提供高价值、差异化的解决方案。灿芯半导体的“YOU”系列IP和YouSiP（Silicon-Platform）解决方案，经过了完整的流片测试验证。其中YouSiP方案可以为系统公司、无厂半导体公司提供原型设计参考，从而快速赢得市场。灿芯半导体成立于2008年，总部位于中国上海，为客户提供全方位的优质服务。

发送到邮箱 |
+1 赞 0
收藏
评论 0
| 转发至：

本文由ll转载自灿芯半导体BriteSemi公众号，原文标题为:灿芯半导体推出高性能4.5Gbps/lane MIPI D-PHY IP，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。

全部评论（0）

暂无评论

Brite Semiconductor Announces Availability of High Performance 4.5Gbps/lane MIPI D-PHY IP

Brite Semiconductor announced the availability of high performance 4.5Gbps per lane MIPI D-PHY IP. BriteSemi’s MIPI D-PHY supports speed up to 4.5Gbps per lane and an aggregate data rate of 18Gbps, which can provide high-performance MIPI D-PHY solutions that meet the needs of high speed communication.

产品发布时间 : 2024-09-05

灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案，支持24bits高精度小数分频

灿芯半导体（上海）股份有限公司宣布成功研发出一款通用高性能小数分频锁相环（fractional-N PLL）IP，支持24bits高精度小数分频，最高输出频率4.5Ghz，另外还支持扩频时钟（SSC）功能，可以为客户提供多功能的小数分频 PLL解决方案。

产品发布时间 : 2024-07-11

Brite Semiconductor Releases General Purpose High Performance Fractional-N PLL IP and Related Solutions

Shanghai, China—Jul.9, 2022—Brite Semiconductor (Shanghai) Co., Ltd. (BriteSemi, 688691), a leading custom ASIC and IP provider, announced the successful development of a general purpose high performance Fractional-N PLL IP. This IP supports 24-bit fractional accuracy, a maximum output frequency of 4.5GHz and Spread Spectrum Clocking (SSC) functionality, which is a multi-functional fractional PLL solution.

产品发布时间 : 2024-08-14

TE Connectivity（泰科）高速数据（HSD）通信连接器选型指南

目录- Company Profile IP Code Elements and Significance Quality Guidelines AWG Conversion Tables High-Speed Data (HSD) Communication Connectors Introduction Pin Header Cable Assembly Contacts HSD 90° / HSD 180° Products Overview

型号- 0-2112507-4,0-2112507-5,0-2112507-2,2-2208145-1,2112507,0-2112507-3,0-2112507-1,2-2208145-2,2-2208145-5,2-2208145-4,2-2208145-7,2-2208145-6,2141361-1,1823071,2177257,2177258,2177132,2177131,0-1823855-1,2141373- 2,1823902,1823901,1823905,2-2206145-3,144969,2177130,0-1823905-2,0-1823905-3,0-1823905-1,1823855,1823857,8-2141966-9,1823854,1823853,0-2208145-1,0-2208145-2,0-2208145-4,0-2208145-5,0-2208145-6,0-2208145-7,3-2208145-3,3-2208145-4,0-1823898-1,3-2208145-1,0-1823898-2,3-2208145-2,0-1823894-1,0-1823898-9,0-1823898-3,3-2208145-7,2177954,0-1823898-4,0-1823898-5,0-1823898-6,3-2208145-6,963716,2141373-2,0-1823905-9,0-1823905-6,0-1823905-4,0-1823905-5,0-1823902-1,2112028,2112027,0-2206145-3,0-1823901 -1,1-2141366-1,1823271,0-1823899-1,0-1823853-2,0-1823853-3,0-1823895-1,0-1823853-1,2177694,0-1823853-6,0-1823857-2,0-1823853-7,0-1823857-3,965601,0-1823853-4,0-1823853-5,0-1823857-1,0-1823857-6,0-1823857-7,0-1823857-4,0-1823857-5,2112030,2141723,2141966,2141724,2141374-2,1823899,0-1823271-9,0-1823271-6,0-1823271-4,0-1823271-5,0-1823271-2,1823894,0-1823271-3,1823893,0-1823271-1,1823895,2141360-1,1823898,2177754,0-1823854-1,1823361-1,0-2112028-1,2141356-1,8-2177258-9

选型指南 - TE CONNECTIVITY - 11-2012 PDF 英文下载

IP Camera（网络摄像机）产品使用POE供电，采用了POE芯片Si3402，发现Si3402无电压输出，没有按照12V设计输出的原因是什么？

可能有以下原因：PD接的负载小于0.5W，如果小于0.5W也会没有输出，在POE协议中，会认定没有PD负载，PSE自动关闭这个端口的供电。因此需要在IP Camera上，把Si3402输出端的负载加上，总功耗超过0.5W，Si3402 12V输出正常了。

技术问答发布时间 : 2017-05-05

灿芯半导体推出由USB控制器和PHY构成的USB IP完整解决方案，助力系统制造商设计高质量的ASIC/SoC产品

2022年9月9日，一站式定制芯片及IP供应商——灿芯半导体日前宣布推出可用于ASIC/SoC的USB IP完整解决方案。该解决方案由一系列USB控制器和PHY构成，可以助力系统制造商、个人电脑原始设备制造商和IC公司等设计高质量的ASIC/SoC产品。

原厂动态发布时间 : 2022-09-14

灿芯半导体多速率Serdes IP方案，具有优异性能、面积和功耗

灿芯半导体为客户提供1.25-12.5Gbps多速率SERDES IP方案。该方案平滑地集成了多SERDES通路，具有同级产品中最优的性能、面积和功耗。可编译的PHY可以支持众多主流接口。

原厂动态发布时间 : 2022-01-28

Brite Semiconductor Releases ONFI 4.2 IO and Physical Layer IP based on SMIC 14nm FinFET Process

Brite Semiconductor (“Brite”), a leading provider of custom ASIC design, manufacturing and IP, on Jun.3, 2021 announced the launch of ONFI (Open NAND Flash Interface) 4.2 IO and Physical Layer IP. The IO supports SDR/NV-DDR/NV-DDR2 1.8V, NV-DDR3 1.2V, and the physical layer IP adopts full digital design with features of low power consumption and small area.

产品发布时间 : 2023-08-31

灿芯股份近日成功登陆上交所科创板，提供从芯片规格制定、架构设计到芯片成品的一站式服务

2024年4月11日，灿芯半导体（上海）股份有限公司在上海证券交易所科创板上市，股票简称：灿芯股份，上交所科创板证券代码：688691。灿芯半导体是一家提供一站式定制芯片及IP的高新技术企业，为客户提供从芯片规格制定、架构设计到芯片成品的一站式定制服务，致力于为客户提供高价值、差异化的解决方案，并以此研发形成了以大型SoC定制设计技术与半导体IP开发技术为核心的全方位技术服务体系。

原厂动态发布时间 : 2024-06-13

信而泰始终专注于通信网络测试领域，致力于提供高品质、优服务的IP网络测试产品及测试解决方案

XINERTEL是具有自主知识产权的国家高新技术企业、工信部第三批专精特新“小巨人”企业、中关村高新技术企业和中关村创新企业。自2007年成立以来，信而泰始终专注于通信网络测试领域，致力于为客户提供高品质、优服务的IP网络测试产品及测试解决方案。

原厂动态发布时间 : 2023-06-14

Brite Semiconductor Provides USB IP Total Solution

Brite Semiconductor, a leading custom ASIC＆IP provider, announced providing USB IP total solution for ASIC/SoC. “Brite Semiconductor is a member of USB-IF, and Brite’s USB2.0 OTG PHY was certified by USB-IF in 2013,” said Yadong Liu, VP of Engineering at Brite Semiconductor.

原厂动态发布时间 : 2023-02-08

EACF-101B IP Series Industrial, Group I mining and Group II&III explosion proof camera station

型号- EACF-101B IP SERIES,EACF-101B IP,EACF-101B,EACF-101BCVNIUNNI6NNI202B0

数据手册 - EATON BUSSMANN - July 2022 PDF 英文下载

IP Camera（网络摄像机）产品，使用Si3402以太网供电的受电端芯片，发现Si3402输出的5V纹波过大，期望在200mV以内，实际有500mV了，有什么解决方案吗？

有以下解决方案：1、加上变压器二次侧的肖特基二极管上并联的电容C7=470pF和电阻R10=10ohm。2、输出端的滤波电容增加到330uF，纹波基本可以满足要求。

技术问答发布时间 : 2017-05-05

灿芯半导体携定制芯片成功案例及You系列自研IP亮相ICCAD 2022并发表演讲

灿芯半导体在本次中国集成电路设计业2022年会暨厦门集成电路产业创新发展高峰论坛展示为客户定制的成功案例（智能语音呼梯离线语音SoC芯片解决方案、智能会议系统SoC芯片解决方案等）及You系列自研IP。

原厂动态发布时间 : 2023-01-01

Brite Semiconductor Releases Gen2 DDR LP PHY IP Based on 40LL Process, Supporting RD DQS Falling Edge Training Mode

The second generation of DDR Low Power PHY adopts dual row IO structure and many other logical and physical optimization means, which results in reducing the area of delay chains by 20%, decreasing the delay variations of DQ and DQS, and eliminating the balance of wire loadings and buffers among DQ and DQS.

产品发布时间 : 2023-09-02