智多晶EDA工具HQfpga软件可进行迭代式时序优化

时间： 2024-09-15 来源：智多晶公众号

技术问答

智多晶的EDA工具HQfpga软件对于资源占比较高且时序难以跑出收敛的工程，可以使用循环迭代式（loop/iterative）进行时序驱动优化（tdo–timing driven optimization)，使工程可以以不同的优化策略跑出多个时序收敛的结果。

迭代式时序优化流程

1.随机选取 packing / placement / routing 的优化参数

2.运行组装/布局/布线( packing / placement / routing )

3.提取运行结果的slack（时序余量）值并根据slack值判断或保留运行结果：

如果用户指定了slack阈值并且slack大于给定的阈值，则保留运行结果。否则丢弃(删除)运行结果。

如果用户未指定slack阈值，则总是保留历史最好结果，其余结果被丢弃。

4.重复步骤1直至用户中断运行。

该命令支持多核CPU，可以同时运行多个子任务，每个子任务运行上述流程第1-2步骤，主程序统一汇总处理子任务结果，即完成第3-4步骤功能。

迭代式时序优化脚本样例

迭代式时序优化脚本运行

直接在Windows系统下左下角右键，点击运行输入cmd，进入命令行模式；然后需要cd到存放迭代式时序优化脚本的目录下，输入“D:\HQ0804\build\win_x64\bin\hqfpga.exe -cmd runloop.tcl”即可。

黑色字体是HqFpga软件的存放目录；红色字体是迭代式时序优化脚本的名称。

迭代式时序优化结果查看

在运行目录（缺省为looptdo_run/目录)下有一个_ok.list文件，其中列出了looptdo运行到当前时刻满足筛选条件的结果摘要信息，例如：

其中第一列为满足筛选条件的结果(子任务)名称（此处配置的是setup slack大于-200皮秒），第二列为相应setup slack值，第三列为hold slack值(单位均为皮秒）。根据上述_ok.list文件内容，详细结果（运行脚本，比特流文件）可以在子目录下获取：looptdo_run/t7、looptdo_run/t9。

发送到邮箱 |
+1 赞 0
收藏
评论 0
| 转发至：

本文由ll转载自智多晶公众号，原文标题为:“芯”技术分享 | 智多晶迭代式时序优化，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。

全部评论（0）

暂无评论

【IC】智多晶推出基于FPGA的高精度PWM控制方案，提升到了1ns的脉宽和相位精度且资源消耗极低

近日智多晶应用团队的一项Precise_PWM demo，使用智多晶FPGA将PWM控制精度从FPGA应用常见的10ns～5ns的水平提升到了1ns的脉宽和相位精度，精准可控，且资源消耗极低。

产品发布时间 : 2024-04-29

【软件】若贝微电子推出最新Robei 3.5.5 版本，采用工业级标准的设计与仿真，让EDA设计不再繁杂

若贝微电子推出最新的Robei 3.5.5 版本，采用工业级标准的设计与仿真，让EDA设计不再繁杂。Robei一直以直观、简单、易用为核心，为广大客户提供可视化、面向对象的专业EDA工具。Robei具备可视框图设计、面向对象的设计、编写代码、语法检查、仿真与波形查看、生成Verilog代码、配置引脚约束等功能。同时，Robei在用户体验上面做到极致，一切为用户的易用和方便、直观为主。

产品发布时间 : 2024-02-03

【产品】智多晶55nmFPGA芯片SL2E-7V-8U400，内置Flahs且支持分布式和嵌入式存储

西安智多晶的SL2E-7V-8U400，基于优化低功耗55nm工艺，可用于工业控制、视频接口处理等领域客户的前期评估。具有丰富的硬件资源和外围接口，一款可用于前期评估和移植验证的平台。

产品发布时间 : 2022-07-16

HqFpga软件使用小技巧二则

智多晶EDA工具HqFpga软件更新，新增快速导入.v文件和宏定义支持功能。用户可通过创建.bat脚本来生成文件列表，一键导入所有.v文件。同时，支持通过main.vh文件定义宏，简化参数管理。这些技巧可在官网视频讲解中找到。

设计经验发布时间 : 2024-10-17

【选型】西安智多晶（XIST）FPGA/CPLD可编程逻辑器件选型指南

目录- Seagull1000/Sealion2000/Sealion合封系列

型号- SL2D-25E,SEALION2000,SL2E-5E,SEAGULL1064C,SEAGULL1000,SG1128V,SEAGULL1256C,SEAGULL1064V,SG1064V,SEAL 5000,SG1256V,SEAGULL1256V,SL2-12E,SL2S-25E,SEAGULL 1000,SG1128C,SG1064C,SL2-25E,SL2S-12E,SL2-7E,SL2-5E,SEAGULL1128C,SL2E-7V,SEALION 2000,SG1256C,SEAGULL1128V

选型指南 - 智多晶 PDF 中文下载

西安智多晶（XIST）为系统制造商提供高集成度、高性价比的可编程逻辑器件、可编程逻辑器件IP核、相关软件设计工具以及系统解决方案，产品广泛应用于LED驱动、视频监控、图像处理、工业控制、4G/5G通信网络等行业。

CPLD FPGA

授权代理商 - 世强先进（深圳）科技股份有限公司线上商城技术资料

展开

“2024年智多晶FPGA技术研讨会.深圳站”圆满结束，智多晶展示多款FPGA芯片新产品、多项新应用方案

8月28日，“2024年智多晶FPGA技术研讨会.深圳站”圆满收官。智多晶的产品团队对公司的最新产品进行了全面介绍，且首次公开其最新研SA5T-366、SA5T-200、SA5T-100、SA5Z-30等FPGA产品，以及产品在通信、汽车电子、消费电子等多个领域的创新应用解决方案，展示了智多晶在微电子领域的研发实力和产品优势。

原厂动态发布时间 : 2024-09-13

西安智多晶发布软件无线电评估板，基于28nm FPGA芯片SA5Z-30并搭载ECR8661 RF收发器助力研发

为了让无线通信客户更方便评估智多晶FPGA芯片以及国产RF Transceiver，西安智多晶联合智锐星科技为客户打造了一个专业的软件无线电（SDR）评估板，可用于客户前期的项目预研。评估板的核心器件是28nm FPGA芯片SA5Z-30。

原厂动态发布时间 : 2021-11-08

【经验】西安智多晶5000系列FPGA内嵌MCU调试测试指南

西安智多晶推出的Seal 5000 FPGA SA5Z-30系列内部合封Cortex M3硬核，最高主频可达200Mhz，32KB数据RAM和128KB指令RAM。本文针对FPGA内嵌M3硬核的使用做简洁的开发过程。

设计经验发布时间 : 2022-10-10

展会回顾 | elexcon2024深圳国际电子展圆满结束，智多晶荣获“年度领军企业奖”

随着elexcon2024深圳国际电子展于近日顺利闭幕，这场汇聚了全球顶尖电子品牌与创新技术的盛会再次展现了电子行业的蓬勃生机与无限潜力。值得一提的是，智多晶凭借其强大的研发实力、良好的市场口碑以及在FPGA行业的不懈努力与贡献，成功荣获了“年度领军企业奖”。

原厂动态发布时间 : 2024-09-04

【产品】基于智多晶SL2-25E FPGA芯片的软件无线电（SDR）评估板，适用于项目开发初期验证、教学及培训

为了更好让无线通信客户评估智多晶FPGA芯片，西安智多晶为客户打造了一个专业的软件无线电（SDR）评估板，可用于客户前期的项目预研，其核心器件是西安智多晶的SL2-25E FPGA芯片，F256封装。这个评估板卡非常适合小带宽、低成本的通信项目，专网或公网的应用。

新产品发布时间 : 2020-08-21

【经验】智多晶FPGA上实现LTE削峰算法PC-CFR

CFR算法是一种直接在数字域上面处理的方法，对于超出设定门限值的信号，直接在数字域上进行处理和消除。目前CFR算法有PW-CFR、NS-CFR和PC-CFR，常用的还是PC-CFR，其削峰能力最佳，本文就针对PC-CFR算法，在智多晶AD9365射频开发板上进行测试和实现。

设计经验发布时间 : 2020-09-19

智创未来，芯聚梦想 | 2024年智多晶FPGA技术研讨会即将启幕

近年来，随着国内5G网络通信、车载电子、人工智能等新技术领域快速发展，国产FPGA市场规模持续上升。为更好推动国产FPGA技术的应用与发展，智多晶特此举办“2024年智多晶FPGA技术研讨会--深圳站”，以发展和创新为主题，共同探讨智多晶产品的最新进展和FPGA技术发展趋势。

原厂动态发布时间 : 2024-08-14

Robei EDA软件开放免费试用，可与VCS、NC-Verilog、Modelsim等EDA工具无缝衔接

EDA软件是芯片研发设计环节必不可少的工具。3月19日，国产EDA公司若贝微电子在平台上线了Robei EDA软件免费试用服务，面向所有企业用户提供此服务。Robei EDA软件是一个全新的面向对象的可视化芯片设计软件，支持基于Verilog语言的集成电路前端设计与验证。该软件具备可视化架构设计、核心算法编程、自动代码生成、语法检查、编译仿真与波形查看等功能。另外，Robei EDA软件以易用和易

服务资源发布时间 : 2021-03-22