Jitter简介及仿真案例分析

时间： 2024-09-27 来源：巨霖科技公众号

技术问答

在高速信号传输系统中，Jitter是指信号到达时间的不可预测变化，这种变化可能会导致信号失真、数据错误以及系统性能下降，尤其是在高频应用中，如数据通信、视频传输和高速数字电路，Jitter直接影响着信号的完整性和系统的可靠性。本文巨霖科技来与大家分享Jitter简介及仿真案例分析，希望对各位工程师朋友有所帮助。

Jitter的定义及优化策略

Jitter的定义

理想的数字信号的时钟周期不会产生变化，每个数据UI（Unit Interval, 即每个bit的时间长度）也都严格相等，但在真实世界里，由于热噪声和各种因素的影响，时钟或数据的边沿往往存在不确定性，其真实位置和理想位置之间的偏差，就是所谓的抖动。当时钟信号或数据信号存在较大的抖动时，接收端在识别信息时就会出错，导致信息传递出现“误码”（Bit Error）。

时序抖动的来源多种多样，数字信号中总抖动的大小很大程度上取决于不同噪声源的影响程度。依据不同噪声源引起的时序抖动的概率密度函数特征，可以将时序抖动分为确定性抖动（deterministic jitter, DJ）和随机抖动（random jitter, RJ）两大部分。确定性抖动又可以分为周期性抖动（periodic Jitter，PJ）和数据相关性抖动（ data dependent jitter, DDJ），周期性抖动由由系统时钟或周期性干扰引起，通常表现为可预测的模式，由于任何周期波形都可以分解成傅里叶序列的谐波相关正弦曲线，这类抖动又被称为正弦曲线抖动（sinusoidal jitter，SJ）数据相关性抖动与数据的码型有关，数据当前比特位的波形会受到之前几个比特位跳变时刻的影响。占空比失真（duty cycle distortion, DCD）和符号间干扰（ inter-symbol interference, ISI）是数据相关性抖动的两个主要组成部分。随机抖动由随机噪声或信号干扰引起，无法预测，通常通过统计方法来分析，随机抖动符合高斯正态分布。随机抖动的峰峰值和测量的样本数（总bits数量）息息相关，理论上只要测量的时间足够长，随机抖动可以增加到无穷大。抖动分析时，随机抖动的测量值一般用RMS值来表示，即正态分布的σ值。

Jitter的优化策略

在实际电路中Jitter主要由以下几个方面引起：时钟源本身的不稳定性带来的抖动，电路设计中的缺陷：如电源噪声、地弹效应等，都可能引起信号抖动。信号传输过程中，信号的反射、串扰，信号经历衰减和噪声干扰，会导致信号波形畸变，进而产生Jitter。当采样时钟与数据信号之间的相位差发生变化时，会导致采样点偏离理想位置，产生Jitter。

为了降低接收端的Jitter，可以采取以下措施：选用低jitter时钟源，确保时钟信号的稳定性。使用适当的滤波器和去耦电容，减少噪声。使用高性能的连接器和电缆，减少传输中的信号损失确保信号路径短且直接，降低信号损耗。使用差分信号传输，减少共模噪声影响。加强信号滤波和噪声抑制技术，降低噪声对信号的影响。精确匹配阻抗，减少反射和信号干扰。改进时钟恢复算法，提高时钟恢复精度。使用锁相环（PLL）等同步技术，保持采样时钟与数据信号的同步。

使用SIDesigner进行实际应用

在仿真中，可以主动加入Jitter，在通过调整时钟源的稳定性、优化电路设计、改善信号完整性等方法来降低Jitter，达到信号的高质量传输。在巨霖的SIDesigner中，可以在发射端和接收端添加Jitter。

添加完Jitter进行仿真，通过眼高眼宽的测量对比前后眼图差异。

综上可知，通过巨霖SIDesigner进行Jitter仿真可帮助工程师更好地理解和控制信号在传输过程中的不稳定因素，为信号的高质量传输提供可靠支持。

发送到邮箱 |
+1 赞 0
收藏
评论 0
| 转发至：

本文由ll转载自巨霖科技公众号，原文标题为:Jitter简介及仿真案例分析，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。

全部评论（0）

暂无评论

IBIS-AMI模型简介及巨霖科技SIDesigner仿真案例分析

巨霖的SIDesigner软件提供了IBIS-AMI模型的仿真功能。工程师可以对电子系统进行全面的系统性能评估、优化系统可靠性及稳定性，加速产品研发、迭代过程。

设计经验发布时间 : 2024-08-27

巨霖科技SIDesigner仿真平台对DDR批量仿真的案例分析

在高速信号设计中，DDR仿真被广泛应用于验证信号完整性。随着电子产品向小型化、精密化和高速化发展，DDR等高速通道的设计需要全面考虑从发送端、传输线到接收端的整个通信链路。DDR仿真可以帮助设计者评估信号在传输过程中的行为，检查信号是否保持完整，避免失真或噪声干扰。SIDesigner仿真平台真正意义上解决了信号完整性仿真行业痛点，适应各种场景，最高提升数十倍工作效率，真正做到了降本增效。

设计经验发布时间 : 2024-08-26

高速信号中DFE均衡技术原理、应用及SIDesigner仿真案例分析

随着数据速率的不断提高，DFE均衡技术也在不断发展和优化。多抽头DFE技术也在逐步得到研究和应用，以应对更高速度、更复杂信道环境下的通信需求。使用巨霖SIDesigner软件进行典型应用场景channel-DFE-Sim仿真结果：能够有效地抑制信道引起的失真和干扰,提高信号的可靠性和稳定性。

设计经验发布时间 : 2024-08-22

巨霖科技亮相2023工业软件生态大会，展出新一代工业软件套件和创新应用实践成果

近期， 2023工业软件生态大会在深圳召开。巨霖科技作为重要参展企业亮相深圳会展中心2号馆A027展位、华为“电路板EDA（pEDA数字化）”区域，展出了新一代工业软件套件和创新应用实践成果，巨霖科技创始人兼总经理孙家鑫先生受邀发表了《精准仿真，赋能未来——巨霖高精度EDA电路仿真软件助力科技革命》的主题演讲。

原厂动态发布时间 : 2023-12-07

全球领先一站式电路仿真软件供应商巨霖科技与世强先进签署合作代理协议

2022年7月5日，巨霖科技与世强先进（深圳）科技股份有限公司（下称“世强先进”）签署合作协议，授权世强先进代理其旗下TJSPICE、SIDesigner、PowerExpert等产品。

公司动态发布时间 : 2022-08-08

巨霖科技携EDA核心产品亮相CCIC 2024并发表《高精度通用EDA平台，助力探索未来世界》重要演讲

6月20日-21日在青岛胶州举办了“第21届中国通信集成电路技术及应用大会暨上合新区集成电路产业创新发展大会”（CCIC 2024）。作为行业领军企业受主办方邀请巨霖科技携带其核心产品参展出席本次大会并发表了重要演讲，成为了本次活动的亮点之一。在展会现场，巨霖的工程师们向与会者详细介绍了巨霖“高精度EDA通用电路仿真平台” 包含的多款核心产品及其技术优势。

原厂动态发布时间 : 2024-07-13

时域反射计(TDR)仿真简介

TDR全称为时域反射计(Time Domain Reflectometry)，是一种基于时域的阻抗测量方法。它通过测量电压来获取阻抗信息，由信号发生器、探头和采样示波器三部分组成。作为PCB厂商和信号完整性工程师常用的阻抗测量仪器，TDR比频域测量(VNA)更加简单快捷，省去了复杂的校准过程，并且价格更为实惠。因此，在高速数字电路领域得到广泛应用。

技术探讨发布时间 : 2024-03-01