技术分享 | PCB设计中最常见的10个EMC挑战

通过学习一些基本的设计技术并应用现代的EMC分析软件，改进您的PCB设计，避免因EMC测试失败而导致的昂贵重新设计。

印刷电路板（PCB）的设计面临诸多挑战，包括尺寸限制、机械集成、热量考虑和电源效率等。此外，电磁兼容性（EMC）又增加了新产品上市的复杂性，为设计过程带来了新的障碍。

EMC涵盖了广泛的电磁现象，包括电磁能量的非故意产生、传播和接收。EMC问题可能会妨碍PCB的正常运行，或干扰附近的其他电子系统。

图1. 在PCB设计阶段识别EMC问题

本文旨在探讨PCB设计过程中最常遇到的EMC问题，并提供实用的策略以尽量减少其影响。

板层堆叠

板层堆叠定义了PCB内部导电层和非导电层的排列。这些层由以下属性定义：

导电层：数量、顺序、材料和铜重。

非导电层：数量、顺序、介电材料和高度。

PCB可以从基本的单层设计到非常复杂的多层系统不等。由于高频信号和小型元件尺寸的需求不断增加，当今大多数PCB都有4层或更多。

这些层的适当排列可以为PCB的EMC和信号完整性行为带来诸多好处。因此，在设计新PCB时，板层堆叠是最关键的决定之一。

通过仔细规划堆叠（包括适当的层顺序、接地和屏蔽），可以最小化串扰和阻抗不匹配。在PCB设计周期的后期修改堆叠可能会特别困难和耗时。因此，在设计初期定义坚固的PCB堆叠配置可以节省大量时间和精力。

寄生阻抗

PCB走线本身具有有限的电阻、电感和电容。这种非故意的阻抗称为寄生阻抗。尽可能降低这种不希望的阻抗对于信号完整性和EMC至关重要。

在您的PCB设计中，您可以通过使用组件之间的短而宽的连接来最小化寄生阻抗。此外，仔细的组件布局也起着至关重要的作用。

回流路径

所有电流都会离开源并返回，形成一个电路环路。回流电流总是沿着阻抗最小的路径流动。在低频时，该路径是电阻最小的路径。在中频和高频时，回流电流则沿着电感最小的路径流动。

图2. 印刷电路板走线。图片由Adobe提供

回流路径需要尽可能短，以避免不必要的辐射和耦合。可以通过以下基本准则来实现：

尽可能使组件靠近，特别是那些具有短上升时间的信号驱动组件。

使用宽接地平面以保持电感尽可能低。

使用能保持回流路径短的板层堆叠。

避免接地平面中出现间隙。

接地连接和参考平面

接地为电信号提供稳定的参考点。通过长轨迹或质量不佳的铜平面连接到接地平面会直接引入不必要的寄生效应。

电流回流到接地的短路径可确保低阻抗回流路径，同时最大限度地减少产生接地回路的可能性，这些接地回路会产生辐射发射并降低信号完整性和EMC性能。

参考平面是大面积的铜区域，用于为接地创建回流路径，并为高频信号提供参考。它们对于传输线是必需的，并且是控制辐射发射的高效、经济的解决方案。

在PCB的不同层中，经常可以看到填充有大面积铜区域的情况。然而，这些铜区域具有非零阻抗，因此会引入电感、电容和电阻。为了最大限度地减少这种非理想阻抗的影响，回流路径必须尽可能短。这也意味着不同PCB层上不同接地平面之间的连接也必须设计得尽可能低阻抗。

缝合过孔

使用缝合过孔可以实现平面之间的低阻抗。通过在参考平面上添加均匀分布的过孔，可以显著降低它们之间的阻抗，进而减少寄生效应。这种技术的最大优点是它不会增加PCB的价格或复杂性。

图3. 缝合过孔对于低阻抗接地路径至关重要

串扰

将长走线彼此靠近放置会对信号完整性和EMC产生负面影响。一条走线产生的场会与相邻走线相互作用，导致不希望的信号耦合。这种现象被称为串扰。

为了减少串扰：

增加相邻走线之间的距离。

减少走线与参考平面之间的距离。

在信号层之间添加接地平面以限制场的扩散（屏蔽）。

虽然第一种方法易于实施，但可能会增加电路板的大小。第二种方法可能会对PCB的其他方面产生强烈影响，例如高速走线的制造或阻抗控制。

处理串扰的其他技术包括避免走线平行布置、将组件放置在远离I/O互连的位置，以及在堆叠内的不同层上隔离高噪声发射器。

静电放电（ESD）保护

PCB经常需要与其他PCB、电源单元、传感器或其他外部系统相互连接，也可能会与人接触。这些都可能产生静电放电（ESD）事件。这些放电在时间上非常短暂，但能量极高。

如果电路板需要通过免疫测试，则在每个进入或离开电路板的连接器或元件上添加保护元件是一个好习惯，甚至是必须的，尤其是如果这些元件可能会被人类触摸到。

这些保护元件可以是：

瞬态电压抑制器（TVS），用于箝制瞬态事件，避免对电路板组件造成永久性损坏。

金属氧化物压敏电阻（MOV），在检测到电压尖峰时将电流从敏感组件中转移出去。

热敏电阻，其电阻随温度变化而增加（或减少），以提供自调节保护。这些热敏电阻具有正温度系数和负温度系数。

去耦电容

微控制器、通信模块和其他有源组件可能会作为有源噪声源。去耦电容（也称为旁路电容）可以减轻这种噪声的影响。

图4. 在PCB板上将去耦电容放置在集成电路（IC）附近。图片由Adobe提供

去耦电容能够滤除高频噪声，并为高频电流提供低阻抗的回流路径。为了实现良好的去耦效果，需要特别注意以下几点：

将去耦电容尽可能靠近集成电路放置，以缩短回流电流的路径。

尽可能缩短接地连接，以减少寄生电感量。

选择具有低等效串联电感（ESL）和低等效串联电阻（ESR）的电容。

图5. 去耦电容的值和放置位置对正常工作至关重要

靠近板边的走线

携带快速数字信号的走线会产生高强度的交变场。如果这些走线太靠近没有屏蔽的板边，这些场可能会离开电路板，产生不必要的辐射发射。

假设电路板具有坚固的参考平面，请遵循以下准则以减少不必要的辐射量：

将走线移向电路板的内部区域。

在整个电路板周围添加过孔围栏以进行屏蔽。

图6. PCB边缘附近的快速切换信号可能产生辐射发射

差分阻抗

差分对是一种特殊的传输线类型，其中信号和回流路径并行布置。差分对需要以恒定的阻抗进行布线，以避免反射，并保持相同长度以避免信号偏斜。

为了控制差分阻抗：

通过合理选择介质的高度和特性来控制板层堆叠。

在差分对附近放置实心的接地平面。

只要参考（接地）平面位于信号下方，用于计算传输线阻抗的公式就是有效的。缺少接地平面或其中的间隙会导致阻抗不匹配，从而产生损耗和反射。

为您的PCB设计获取EMC建议

设计符合EMC标准的PCB是一项复杂的挑战。通过遵循本文中的建议，您可以提升作为PCB设计师的技能，并朝着首次设计就通过EMC测试的目标迈进！

为了进一步辅助我们的PCB设计，DENPAFLUX（前身为Mitai）的增强型AI可以迅速识别您布局中潜在的EMC问题，并提供专家建议。只需以多种常见的行业标准格式上传您的设计，DENPAFLUX（原Mitai）将帮助您优化设计，以便通过EMC测试。

图7. DENPAFLUX（原Mitai）用于EMC设计的增强型AI工具