HqFpga软件使用小技巧二则
智多晶EDA工具HqFpga软件经过更新和改进，增加了一些实用的小技巧，旨在帮助用户更便捷地操作软件并提升工作效率。
01 Hq使用小技巧
在Windows系统中Hq通过File_list.f快速导入.v文件
1.创建脚本文件
首先，新建一个txt文本文件，将特定的tcl内容（如图1所示）编辑到新建的txt文件中，并将此txt文件重命名为.bat的批处理文件。
图1：File_list.bat脚本
2.放置脚本
将该.bat文件放入到rtl文件夹的最顶层。如果你的所有.v文件都存放在rtl文件夹及其子文件夹中，那么.bat文件就应当被放置在rtl文件夹的根目录下（如图2所示）。
图2：所有.v文件所在的文件夹最顶层
3.运行脚本并生成文件列表
运行.bat脚本，它会自动搜索并列出.bat文件所在文件夹及其所有子文件夹下的所有.v文件的相对路径和名称信息，然后将这些信息导入到一个名为“v_files_list.f”的文件中（生成的.f文件如图3所示，你也可以在.bat文件的最后一行自定义生成的.f文件的名称，）。
图3：生成的.f文件例子
4.通过Hq导入文件列表
最后，在Hq软件中，通过“添加文件到工程”功能选择这个生成的.f文件，就可以一次性地将rtl文件夹及其子文件夹下的所有.v文件全部导入到工程中（如图4所示）。
图4：通过Hq添加.f文件
注：这一技巧在官网的“服务与支持”栏目下的“产品讲解”中“软件”视频讲解部分也有详细介绍。
02 Hq使用小技巧
Hq软件对宏定义的支持
在使用Hq时，你可能会用到宏定义来管理一些常用的参数或设置。Hq软件提供了多种方式来支持宏定义的使用。
第一种方式：创建一个名为main.vh的文件（Hq软件支持.vh、.h、.v等多种文件后缀，这里以.vh为例），并在该文件中定义你需要的参数（如图5所示）。然后，在需要使用这些参数的模块开头，通过include语句引入这个main.vh文件，就可以在模块内部调用这些参数了（如图6所示）。
图5：定义参数文件main.vh
图6：模块内调用定义好的参数
第二种方式：将main.vh文件放置在“源文件”列表的最顶部位置。这样，在模块内部调用宏定义时，就无需在每个模块开头都进行include操作了（如图7所示）。
图7：main.vh放到“源文件”下的第一位
第三种方式：在通过.f文件导入工程文件之前，将main.vh文件的相对路径和名称信息添加到.f文件的最顶部位置（如图8所示）。这样，在导入.f文件后，main.vh文件就会自动被放置在“源文件”列表的最顶部位置。需要注意的是，在使用这种方式导入main.vh文件之前，应确保“源文件”列表中没有其他工程文件存在；如果已有其他文件存在，则需先将其移除后再进行导入操作。
图8：将main.vh的相对路径和名称信息编辑到.f文件的第一位
注：这一技巧同样可以在官网的“服务与支持”栏目下的“产品讲解”中“软件”视频讲解部分找到相关介绍。
- |
- +1 赞 0
- 收藏
- 评论 0
本文由samsara转载自智多晶官网，原文标题为:HqFpga软件使用小技巧二则，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。
相关推荐
【经验】如何在Modelsim上仿真智多晶FPGA IP core
对于安装了智多晶FPGA编译软件的小伙伴们来说，也许会关注如何调用Modelsim来仿真Hqfpga软件中自带的IP，本文笔者将分步骤带大家走一遍流程，分编译库文件、仿真IP core来介绍。
设计经验 发布时间 : 2020-06-09
【经验】HqFPGA中如何对设计进行物理约束？
物理约束是FPGA软件开发过程中不可或缺的步骤，决定了HDL代码映射到硬件芯片上的效果。本文以一个流水灯工程为例讲解在设计中做物理约束的整个过程。约束语句中的pin脚号是根据西安智多晶FPGA开发板上连接LED的pin号定，实际应用中应根据需求设定。约束文件编辑好后就可以对设计进行综合，布局/布线。
设计经验 发布时间 : 2020-08-30
【经验】智多晶FPGA开发环境HqFPGA海麒在Windows系统中的搭建
集成开发环境在FPGA开发过程中扮演着举足轻重的作用，优秀的开发软件能够减少设计者的工作量，降低设计实现的难度，让项目更快更好地部署。本文介绍一款来自国产厂商智多晶的FPGA开发软件HqFPGA，中文名“海麒”。软件界面的风格非常简约，并且设计流程一目了然，能够让初学者轻松上手。
设计经验 发布时间 : 2020-03-28
【产品】基于28纳米技术工艺的Seal 5000系列 FPGA，20K到200K的查找表逻辑单元
西安智多晶推出的Seal 5000 FPGA同样采用正向设计，芯片软件设计流程和ISE/Quartus II/Diamond 类似。智多晶的芯片架构可以接受ISE和Quartus II的代码，使用自主研发的FPGA开发软件“HqFpga”, 完成综合、布局布线、时序分析、配置编程和片内逻辑分析。智多晶的Seal 5000系列FPGA芯片和Virtex-7系列的FPGA芯片相容。
新产品 发布时间 : 2019-09-30
西安智多晶（XIST）FPGA软件开发系统用户手册--适用HqFpga软件版本V2.6.3 及以上版本
描述- HqFpga 是西安智多晶微电子有限公司（XIST）开发的FPGA开发系统。HqFpga目前支持SEALION系列FPGA器件。
我想问一下，你们代理的西安智多星fpga，IP核都有哪些，有资料介绍吗？IP核都免费使用吗？
您好，目前智多晶平台提供DSP、BlockRAM、FIFO、PLL等常用IP核，IP核全部免费使用。请参考：西安智多晶（XIST）FPGA软件开发系统用户手册--适用HqFpga软件版本V2.6.3 及以上版本西安智多晶（XIST）Sealion（海狮）2000/2000s系列FPGA产品数据手册
技术问答 发布时间 : 2020-04-24
智多晶EDA工具HQfpga软件可进行迭代式时序优化
智多晶的EDA工具HQfpga软件对于资源占比较高且时序难以跑出收敛的工程，可以使用循环迭代式(loop/iterative)进行时序驱动优化(tdo–timing driven optimization)，使工程可以以不同的优化策略跑出多个时序收敛的结果。
产品 发布时间 : 2024-09-15
【经验】如何使用HqFPGA软件对设计进行时序约束？
时序约束是FPGA软件开发过程中不可或缺的步骤，HqFPGA是西安智多晶自主开发的FPGA开发软件，在HqFPGA中目前支持UI界面（约束编辑器）对时钟、信号等关键路径进行时序约束，也支持约束文件导入。本文介绍如何使用约束编辑器添加时序约束，以一个流水灯工程为例讲解在设计中做时序约束的整个过程。
设计经验 发布时间 : 2020-09-04
【经验】智多晶FPGA借用synplify工具进行综合生成网表文件的方法
智多晶FPGA编程调试软件Fqfpga不支持VHDL语言编写的程序，所以需要使用第三方synplify工具进行综合生成网表文件，再用综合后的.edn网表文件导入到Hq工具中布局布线和编译。本文介绍具体的做法。
设计经验 发布时间 : 2021-06-16
【选型】西安智多晶（XIST）FPGA/CPLD可编程逻辑器件选型指南
目录- Seagull1000/Sealion2000/Sealion合封系列
型号- SL2D-25E,SEALION2000,SL2E-5E,SEAGULL1064C,SEAGULL1000,SG1128V,SEAGULL1256C,SEAGULL1064V,SG1064V,SEAL 5000,SG1256V,SEAGULL1256V,SL2-12E,SL2S-25E,SEAGULL 1000,SG1128C,SG1064C,SL2-25E,SL2S-12E,SL2-7E,SL2-5E,SEAGULL1128C,SL2E-7V,SEALION 2000,SG1256C,SEAGULL1128V
“2024年智多晶FPGA技术研讨会.深圳站”圆满结束，智多晶展示多款FPGA芯片新产品、多项新应用方案
8月28日，“2024年智多晶FPGA技术研讨会.深圳站”圆满收官。智多晶的产品团队对公司的最新产品进行了全面介绍，且首次公开其最新研SA5T-366、SA5T-200、SA5T-100、SA5Z-30等FPGA产品，以及产品在通信、汽车电子、消费电子等多个领域的创新应用解决方案，展示了智多晶在微电子领域的研发实力和产品优势。
原厂动态 发布时间 : 2024-09-13
电子商城
服务
世强深圳实验室提供Robei EDA软件免费使用服务，与VCS、NC-Verilog、Modelsim等EDA工具无缝衔接，将IC设计高度抽象化，并精简到三个基本元素:模块、引脚、连接线，自动生成代码。点击预约，支持到场/视频直播使用，资深专家全程指导。
实验室地址： 深圳 提交需求>
提供稳态、瞬态、热传导、对流散热、热辐射、热接触、和液冷等热仿真分析，通过FloTHERM软件帮助工程师在产品设计初期创建虚拟模型，对多种系统设计方案进行评估，识别潜在散热风险。
实验室地址： 深圳 提交需求>
授权代理品牌：集成电路
授权代理品牌：分立元件
授权代理品牌：接插件及结构件
授权代理品牌：部件、组件及配件
授权代理品牌：电源及模块
授权代理品牌：电子材料
授权代理品牌：仪器仪表及测试配组件
授权代理品牌：电工工具及材料
授权代理品牌：机械电子元件
授权代理品牌：加工与定制
我要提问
登录 | 立即注册
提交评论