灿芯半导体运用Cadence®数字设计实现和Signoff工具，提升了4个SoC设计项目的质量并缩短了上市时间
2015年3月2日，中国上海及美国加州圣何塞 – Cadence（NASDAQ: CDNS）今天宣布灿芯半导体（Brite Semiconductor Corporation）运用Cadence® 数字设计实现和signoff工具，完成了4个28nm系统级芯片（SoC）的设计，相比于先前的设计工具，使其产品上市时间缩短了3周。通过使用Cadence设计工具，灿芯半导体的设计项目实现了提升20%的性能和节省10%的功耗。
灿芯半导体使用Cadence Encounter® 数字设计实现系统用于物理实现、Cadence Voltus™ IC电源完整性解决方案用于电源signoff和设计收敛。Encounter数字设计实现系统结合GigaOpt路径驱动优化和CCOpt并发时钟数据路径优化的方案，使灿芯半导体能同时实现提高性能和降低功耗。此外，Voltus IC电源完整性解决方案使灿芯半导体能在设计早期就可以验证设计功能是否符合预期，从而大大降低在设计后期遭遇失败的风险、最终缩短整个开发时间。
“在竞争白热化的移动设备市场中，用对工具很重要，使用正确的数字设计实现和signoff工具能让我们在竞争中保持领先。”灿芯半导体(Brite Semiconductor)首席营运官徐滔先生表示：“Cadence Encounter数字设计实现系统和Voltus IC电源完整性解决方案的出色效率能帮助我们达成目标，不仅使性能和功耗实现最优化，同时缩短10%的产品上市时间并强化了我们设计的可靠性。”
“Cadence的工具帮助灿芯半导体提升了他们的设计品质和工程效率，令他們按时完成了28nm SoC的设计。” Cadence设计与Signoff事业部资深副总裁Anirudh Devgan博士表示：“节省3周的设计时间代表灿芯半导体能够执行更多更创新设计项目，他们有能力让更多的设计项目更快上市。”
- |
- +1 赞 0
- 收藏
- 评论 0
本文由Natalia转载自灿芯半导体官网，原文标题为:灿芯半导体运用Cadence®数字设计实现和Signoff工具，提升了4个SoC设计项目的质量并缩短了上市时间，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。
相关研发服务和供应服务
相关推荐
灿芯半导体ONFI 4.2 IO及物理层IP采用全数字设计，并通过流片验证测试
定制芯片设计、生产及IP授权的高新技术企业——灿芯半导体ONFI 4.2 IO及物理层IP，该IO支持SDR/NV-DDR/NV-DDR2 1.8V, NV-DDR3 1.2V, 该物理层IP采用全数字设计，具有低功耗、面积小等特点。ONFI IP已通过流片验证，将助力客户快速实现量产。
灿芯半导体多速率Serdes IP方案，具有优异性能、面积和功耗
灿芯半导体为客户提供1.25-12.5Gbps多速率SERDES IP方案。该方案平滑地集成了多SERDES通路，具有同级产品中最优的性能、面积和功耗。可编译的PHY可以支持众多主流接口。
灿芯半导体与成都纳能、芯启源合作推出完整的USB 3.0 IP解决方案
一站式定制芯片及IP供应商灿芯半导体（上海）有限公司（以下简称“灿芯半导体”）与成都纳能、芯启源电子科技有限公司（以下简称“芯启源”）共同合作，集成USB3.0物理层设计（PHY）与控制器 （Controller）并应用于40nm和55nm的工艺技术，推出完整的USB 3.0 IP解决方案。
安全芯片设计/流片/封装
提供从安全芯片架构设计到芯片成品的整体解决方案，包括厂家的选择、工艺节点的应用、IP的提供、后端设计、封装和测试方案与逻辑等方面，工艺节点主要包含180nm/130nm/110nm/90nm/65nm/55nm/40nm/28nm/14nm/等节点。
服务提供商 - 灿芯半导体 进入
面向低功耗智能互联设备，灿芯半导体推出音频/语音DSP参考设计平台
该音频/语音DSP参考设计平台基于CEVA-TeakLite-4 DSP核开发，融合了多种传感器技术、信号处理技术和无线互联技术，旨在为手持移动设备、可穿戴设备和智能家居单芯片（SoC）设计提供原型参考，降低设计风险，加快上市时间。
灿芯半导体上线芯片设计/流片/封装服务
灿芯半导体的芯片设计、流片、封装服务已于8月上线平台，并支持IP采购和定制化服务。用户可以在平台定制14nm先进工艺的芯片、提交流片生产与对应的封测服务需求、采购灿芯自主开发的IP，包含YouPHY/YouRF/YouSiP/YouAnalog/YouIO/YouSecure/YouCrypto等七大系列，及其第三方合作伙伴的IP，有特殊需求的IP也可以进行定制。
【产品】灿芯半导体新推出xSPI/Hyperbus™/Xcella™控制器和PHY整体解决方案
日前，灿芯半导体日前宣布推出xSPI/Hyperbus™/Xcella™存储器（闪存、PSRAM、MRAM 等）的控制器和PHY解决方案，适用于客制化SoC；采用自动流量控制和反馈采样技术等创新技术来达到小面积和高速率。
灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案，支持24bits高精度小数分频
灿芯半导体（上海）股份有限公司宣布成功研发出一款通用高性能小数分频锁相环（fractional-N PLL）IP，支持24bits高精度小数分频，最高输出频率4.5Ghz，另外还支持扩频时钟（SSC）功能，可以为客户提供多功能的小数分频 PLL解决方案。
【产品】300mA输出线性稳压器OCP1303/OCP2820 ，IQ典型耗电38uA，工作电压2.2V-5.5V
灿瑞科技推出的 0CP1303 | 0CP2820 300mA输出线性稳压器，具有简单外围，仅3个陶瓷滤波电容；宽幅工作电压，工作电压: 2.2V-5.5V；静态低功耗，1Q典型耗电38uA；高输出电流，提供高达300mA输出电流。
灿芯半导体推出由USB控制器和PHY构成的USB IP完整解决方案，助力系统制造商设计高质量的ASIC/SoC产品
2022年9月9日，一站式定制芯片及IP供应商——灿芯半导体日前宣布推出可用于ASIC/SoC的USB IP完整解决方案。该解决方案由一系列USB控制器和PHY构成，可以助力系统制造商、个人电脑原始设备制造商和IC公司等设计高质量的ASIC/SoC产品。
灿芯半导体第二代DDR低功耗物理层IP基于40LL工艺，提高DDR速度
一站式定制芯片及IP供应商灿芯半导体（上海）有限公司（以下简称“灿芯半导体”）基于40LL工艺的第二代DDR低功耗物理层IP，该IP与第一代的低功耗DDR PHY相比面积减少20%， 功耗减少37%，物理实现时间减少50%。
灿芯半导体推出USB PHY解决方案，支持高速、全速和低速数据传输速率
YouPHY-USB系列IP是灿芯半导体具有自主知识产权的先进高速USB接口IP，提供可用于片上系统（SoC）设计的USB2.0 OTG PHY IP，实现完整的混合信号和OTG连接IP方案。
【选型】灿芯提供200Mbps到4800Mbps的IO，用于各芯片间的接口通信，有阻抗校准功能
Brite灿芯半导体 DDR IO库覆盖了广泛的DDR标准，数据速率从200Mbps到4800Mbps，Brite提供了具有竞争力的DDR IO特性，包括OCD、ODT、DCC和VREF校准以及TX去加重等可选项配置，以实现高速性能、低抖动、低功耗和紧凑的单元尺寸。
灿芯半导体新一代SoC集成平台，满足快速和可靠的RTL交付
一站式定制芯片及IP供应商— 灿芯半导体（上海）有限公司（以下简称“灿芯半导体”）面向客户提供能满足快速和可靠的RTL交付的新一代SoC集成平台“Briliante”。根据客户定制的目标，结合架构的复杂度，灿芯半导体能在1~3天内完成RTL设计以供综合，包括自动生成测试案例以供验证。
授权代理品牌：集成电路
授权代理品牌：分立元件
授权代理品牌：接插件及结构件
授权代理品牌：部件、组件及配件
授权代理品牌：电源及模块
授权代理品牌：电子材料
授权代理品牌：仪器仪表及测试配组件
授权代理品牌：电工工具及材料
授权代理品牌：机械电子元件
授权代理品牌：加工与定制
我要提问
登录 | 立即注册
提交评论