【技术】数据中心加速向软件定义网络模型过渡，实现更高带宽

流视频、物联网 (IoT)、社交媒体、基于云的企业软件的快速增长，以及即将采用的5G无线网络正在共同推动对经过优化以运行庞杂多样的任务和应用的更高带宽数据中心的需求。

新的软件和服务产品的推出向依赖数据中心部署的新硬件。不久之前，新的软件和服务产品还必须与新的服务器、存储和交换机的推出保持一致，刷新周期通常是2年。为云计算、软件即服务(SaaS)和Web服务推出新服务的速度如今正超越这一固定硬件升级速度，给数据中心运营商和Web服务公司带来了严峻挑战。

数据中心加速往新技术过渡

为了满足当前和未来的需求服务提供商、数据中心运营商和Web服务公司正在迅速向软件定义网络(SDN)模型过渡，从而将软件和服务从基础计算、交换和存储硬件中抽离出来。服务提供商和数据心运营商正在采用新的硬件技术，这种技支持业界向SDN过渡，同时提高数据中心之间和内部的速度和带宽。

服务器、存储系统、脊/叶交换机、合路由器和光转换器全都在经历翻天覆地的技术转变，纷纷采用SILICON LABS推出的新100G/200G/400G光传输技术、更高速的PCIe Gen 4和加速器的缓存一致性互连(CC I X)数据总线、基于NVMExpress(NVMe)的固态存储、针对机器学习和人工智能优化的专业处理技术，以及新的存储器技术，以便满足对更高带宽网络的不断增长的需求。

整个数据中心硬件带宽升级的同之处在于，参考时钟时序要求日趋严格。现在，系统架构师比以往任时候都更加注重硬件设计过程中的时序和时钟树设计。

数据中心互连

数据中心通过高速光纤连接实现彼此之间，以及与底层内核和聚合信网络的连接。相干光学是在数据中心聚合交换机和光转换器中实现的最新技术，在当下和不久将来分别支持以100G及高达600G的速度通过光缆传输更多信息。概括地讲，相干光学技术结合了先进的高速数字信号处理和高速数据转换器来调制各个发射器和接收器之间传输的光的振幅及相位，从而能够通过现有光纤网络发送更多数据。

发射器和接收器中的数据转换器

需要通常超过1.7GHz的超低抖动、高频参考时钟。此外，需要参考时序来支持数字信号处理。初始100G相干光线卡和模块设计使用多个时序IC及振荡器来满足这些时序要求，需要大的电路板空间和成本。Silicon Labs公司推出的Si5342H和Si5344H相干光时钟是适用于相干光学的优化单芯片时序解决方案，将所有参考时钟整合在一个解决方案中，从而实现不到100fs的超低抖动性能。

脊交换机和叶交换机

脊交换机和叶交换机创建了服务器机架和存储设备之间的连接网络在整个数据中心均匀分配流量。叶交换机位于每个机架的顶部，提供到服务器的下游连接和到网中各个脊交换机的上游连接。新一代脊交换机和叶交换机设计采用包括28G和56G串行器/解串器(SerDes)的交换机SC，以支持10GbE到25/40GbE的下游端口带宽迁移和到100GbE的上游端口迁移。这些增加的速度需要参考时钟抖动性能显著提高，最高规格低至56G SerDes的12kHz～20MHz掩码中的150fs rms。

这些设计中使用的FPGA、CPU、存储器、CPLD和基板管理控制器(BMC)还需要额外的系统时钟。Silicon Labs的Si5341任意频率时钟发生器和Si5345任意频率抖动衰减时钟可满足这些应用的超低抖动性能要求，同时在单芯片时序解决方案中提供多达10路独特频率输出，使其成为在100GbE设计中并入28G和56G SerDes的同步或异步叶交换机及脊交换机设计的理想选择。

服务器和存储器

当今数据中心的大多数服务器和存储处理器均基于Intel x86体系结构。越来越多基于IBMPower和ARM体系结构的新产品正在推出。与x86平台相比，基于Power和ARM的平台通常需要额外的时钟来支持处理器和其他I/O功能。无论CU偏好如何，每个体系结构和平台都使用高速数据总线在CPU、存储器、存储设备及附加卡之间传输数据。

PCI-Express(PCIe)是服务器中用的主要数据总线，因为它具有实现成本低、高带宽，以及可用于大部分CPU、FPGA、SoC和ASIC的优势。PCI SpecialInterest Group(PCISI G)最近推出了其第四代PCIe规范，将数据传输速率从8G b/s提高到16Gb/s。

除了在服务器主板上使用之外，随着固态硬盘(SSD)逐渐变得比硬盘介质更受青睐，PCIe正日益在数据中心存储应用中得到广泛采用。由于PCIe数据总线在服务器和存储器应用中的广泛使用，从服务器主板上的CPU一直到各个SSD的整个机架如今需要数量更多、精度更高的PCIe参考时钟。固态存储使用的是NVMe协议而非传统硬盘存储设计中使用的SAS或SATA串行协议。基于NVMe的SSD通过标准PCIe连接器连接到存储系统，这意味着所有基于NVMe的SSD都需要PCIe参考时钟。闪存阵列存储系统通常使用FPGA和定制控制器ASIC来管理服务器和SSD之间的流量，每个FPGA和ASIC都需要自己的高性能参考时钟。

虽然硬盘存储有望成为未来几年内的主流数据中心存储介质，但闪存阵列存储系统部署正在迅速增长行业分析师预计，在2018～2020年期间，闪存阵列存储采用率将急剧上升，主要由Web服务数据中心驱动。Silicon Labs最近推出了两个新的低抖动时钟发生器系列，专为满足x86、Power、A R M和闪存阵列存储系统提出的时钟树要求。Si5332任意频率时钟发生器系列能够以不到230fsrms的抖动性能为闪存阵列存储系统中的PCIe端点、FPGA、处理器和其他SoC/ASIC器件提供多达12路时钟输出。

Si5332器件能够生成分数和整数相关时钟频率、扩频调制时钟，而且能实现低功耗和频率控制，从而可将存储系统设计中所需的所有时钟集成到单个IC中，节省了印刷电路板(PCB)面积和系统成本。对于仅需要PC I e时钟源的系统设计和附加卡，PCIeGen 4时钟发生器的Si522xx系列是理想的选择。该系列具有241fsrms典型相位抖动性能、用于降低EMI的扩频调制和硬件输出使能引脚，能够提供2～12路100MHz时钟输出。

加速卡

新数据中心设备的设计周期通常为两年。为了适应更快的新软件和Web服务产品推出速度，数据中心架构师已经开始开发专门的处理器附加卡，这些卡可提供额外的CPU处理能力，或者为某些应用（如Web搜索、人工智能或机器学习）优化的替代类型的处理能力。附加卡旨在通过PCIe连接器插入标准服务器主板，立即向现有服务器提供更多功能。附加卡的设计周期可能短至6个月，为运营商和网络公司提供了更多掌控数据中心的能力，使其无须重新构建或重新装配使用新服务器的整个数据中心。

过去几年内，许多类型的附加卡已通过使用FPGA、图形处理单元(GPU)和定制ASIC被部署到了数据中心服务器上。随着针对特定应用进行了优化的新GPU、FPGA和SoC产品上市，预计这一趋势将会加速。

虽然新的替代协议正开始得到采用，但服务器主板和附加卡上的处理器件之间的主要互连仍是PCIe。PCIe、CCIX、NVLink、OpenCAPI和GenZ正在实现CPU、存储器和加速卡之间的更快数据传输，使数据传输速率达到16～32Gb/s。鉴于这些数据传输速率，参考时钟必须非常精确，以确保极高的信号完整性并最大限减少误码损失。SiliconLabs的Si5332任意频率时钟发生器为加速卡应用提供理想的单芯片时序解决方案，为FPGA、GPU和/或定制ASIC以及所用数据总线的参考时钟提供所需的高性能时钟频率，并且全都具有出色的抖动性能。

数据中心正在我们生活的许多方面变得愈发重要，使信息得以存储在广泛的服务，以及云服务和新兴人工智能系统中。为了继续支持在云中运行的新创新和应用的快速发展步伐，架构师和硬件设计者必须继续提高数据中心内的服务器、存储设备和交换网络中的带宽。数据中心互连和叶/脊交换机中到100GbE的迁移、服务器和附加卡中的PCIe Gen4，以及固态存储中的NVME都是为满足更高带宽需求而采用新技术的例证。为了确保发挥这些技术的最大潜力，系统设计者必须更加重视时钟树设计，并在整个数据中心使用超低抖动参考时钟。

作者：Kyle Beckmeyer, Silicon Labs