【技术大神】多通道测控装置中的超低抖动时钟分配应用

时间： 2018-04-10 来源：世强

技术问答

随着测试技术的发展，测试设备正向着大型化、模块化、总线化、分布式等方向发展。另一方面，被测单元复杂程度和规模日渐提高，传统的单台测控仪器已经很难满足大型测控系统的要求。如下图所示为一个典型的多通道测控系统，系统由前端的信号调理与开关，中间的多个总线测控仪器板卡构建的多通道测控系统，以及后端的总线测控机箱、PC机及笔记本电脑构成。如果系统中采用多台测控仪器和板卡，信号的同步性是一个需要解决的问题。在一些对测试结果要求精确的场合，使用多台测控仪器或多个测控板卡完成的测试信号流程必须严格同步，不能出现某些测试信号滞后其它测试信号的现象，需满足严格的同步要求。

图一：典型的多通道测控系统组成示意图

时钟分配和同步触发架构

由多台测控机箱组成的大型测控系统，指定一台机箱作为主测控机箱，其它机箱为从测控机箱。由主测控机箱为各从测控机箱提供同步信号和时钟信号，保证了各测控机箱内部电路工作的一致性和同步性。如图所示为多通道测控系统时钟分配和同步触发示意图。

图二：多通道测控系统时钟分配和同步触发示意图

而在每一台测控机箱内部，对主测控机箱提供的主测控时钟进行再分配，将主测控时钟分配至各个功能板卡，为每个功能板卡上的FPGA提供统一的时钟信号。每一台测控机箱有一个同步输入接口和四个时钟输入接口，除了能接收主测控机箱的主时钟外，还能接收其它三个外部时钟。这些输入时钟经过内部的时钟分配电路后进入每个功能板卡。如图所示为测控装置内部功能板卡时钟分配原理示意图。

图三：测控装置内部板卡时钟分配原理示意图

硬件设计及核心器件选型

传统的测控装置，各功能板卡内部一般采用自己的时钟和锁相环系统，不仅占用较大体积，各板卡时钟抖动和相位噪声性能不一致，板卡之间也很难同步。本方案采用的这种时钟分配技术架构则十分灵活。

每一台测控装置机箱内包括各功能板卡、同步处理电路、时钟分配同步器、内部高稳时钟、嵌入式控制器等部件。功能板卡包括数字IO板卡、AD模拟量采集板卡、DA模拟量输出板卡、RS485串口通讯板卡、LVDS图像板卡等，组成了一个完整的测控系统机箱。其中，同步处理电路将外部触发信号进行分配输出，产生同步信号输出给各个功能板卡。时钟分配同步器将四路外部时钟进行路由分配，可以将任意时钟切换输出至6个不同的功能板卡。还可以对频率进行倍频、分频等操作，输出功能板卡需要的各种频率。

图四：多通道测控装置时钟分配和同步组成原理

时钟分配核心部件采用SILICON LABS 多通道时钟分配器芯片Si5345，该抖动衰减时钟倍频器芯片采用第四代DSPLL数字锁相环技术、多合成技术，可以产生支持范围内任意频率的抖动衰减时钟。广泛应用于对抖动性能有最高级别要求的场合。该芯片采用串行接口进行可编程设置，并且有非易失存储器，上电后能够自动启动已知的频率配置。芯片支持自由运行、同步运行、延迟运行等工作模式，提供自动和手动模式输入时钟切换。芯片内部集成了完整的环路滤波器，消除了因分离器件造成的噪声耦合风险。此外，抖动衰减带宽数字可编程，在应用级别范围内提供抖动性能最优化结果。如下图所示为Si5345多路时钟分配芯片内部原理。其核心部分为DSPLL双环路数字锁相环和 MultiSynth多合成器。

图五：SI5345多路时钟分配芯片内部原理

主要性能特点：

•可根据输入时钟频率组合输出范围内的任意频率；

•超低抖动：90fs rms；

•输入频率范围：8kHz–750MHz （差分）；

•输出频率范围：100Hz–1028MHz（差分）；

•可编程衰减带宽：0.1Hz- 4KHz；

•锁定和修复有间隙的输入时钟；

•可选零延时功能模式；

•内部具有故障状态监视器。

DSPLL双环路数字锁相环技术

Silicon Labs发明了DSPLL数字锁相环技术专利，在高速电信应用领域简化了时钟倍频和抖动衰减电路。该技术在单芯片内集成了DSP数字信号处理电路和超低抖动压控振荡器，将逐步取代目前常用的PLL锁相环部件。Silicon Labs的第四代DSPLL专利技术将模拟技术和数字技术完美结合在一起。这种革新的架构集成了模拟低相位噪声压控振荡器（VCO）、数字PLL架构和最前沿的CMOS技术，比起传统PLL具有更高的集成度、更小的尺寸、更低的功耗和更强的性能。

DSPLL采用一个双环路PLL架构——内环和外环，实现一个低带宽抖动衰减锁相环。其内部组成和架构如下图所示。

图六：DSPLL双环路锁相环组成和架构

可编程环路带宽功能：DSPLL锁相环可根据输入时钟的相位噪声特点，对环路带宽进行编程，从而优化输出信号的相位噪声。如果输入时钟信号在中心频率偏移处具有相对低的相位噪声，可选择较高的DSPLL环路带宽；反之，如果输入时钟信号在中心频率偏移处具有相对高的相位噪声，可选择较低的DSPLL环路带宽。DSPLL锁相环这种可编程的环路带宽特性，使得工程师能够对抖动产生和抖动转移进行优化，根据输入信号的特点将输出信号相位噪声优化到最低。

图七：DSPLL锁相环具有的可编程相位噪声优化特性

时钟分配同步器差分接口电路

时钟输入接口电路采用差分输入接口，进行AC耦合，50欧姆阻抗匹配。时钟输出为差分输出接口，进行AC耦合。如下图所示为时钟输入接口电路和时钟输出接口电路。

图八：时钟输入接口电路图

图九：时钟输出接口电路图

结论

综上所述，在多通道测控装置中采用Silicon Labs多通道时钟分配器芯片Si5345构建的时钟分配电路，将来自主测控机箱或其它时钟源的外部时钟信号进行路由分配，将任意时钟切换输出至不同的功能板卡。还可以对频率进行倍频、分频等操作，输出功能板卡需要的各种频率。同步处理电路将外部触发信号进行分配输出，产生同步信号输出给各个功能板卡。在某装备测试应用实际验证中，由多台该测控装置组成了庞大的多通道测控系统，其测试信号流程很好地满足了同步性要求。

分享硬件研发经验，单篇奖励100-1200元现金！点击下方报名，我们将在24h内联系您

往期文章：

《每月赚一部iPhone X！分享新产品技术实战经验，成为最强作者！》

《牛人攻略分享：如何靠投稿月入过万》

发送到邮箱 |
+1 赞 0
收藏
评论 0
| 转发至：

本文由枯木提供，版权归世强硬创平台所有，非经授权，任何媒体、网站或个人不得转载，授权转载时须注明“来源：世强硬创平台”。

全部评论（0）

暂无评论

验证同步以太网SyncE的Free Run功能的两个关键选项

Si5345是Silicon Labs公司推出的高性能抖动衰减器时钟，完全满足ITU-T G.8262规定的同步以太网要求指标。同步以太网的标准指标功能繁多，其中重要的一个环节是要求网络节点设备的Free run模式下时钟精度可以达到±4.6 ppm，做同步以太网设计时，Free run模式精度测试选项是必测项之一。

设计经验发布时间 : 2019-03-26

【经验】通过配置输出时钟来优化抖动性能的方法-使用CBPro软件进行调整，以SI5345时钟芯片为例

Silicon Labs公司提供各种高速时钟信号发生器、抖动衰减器的芯片供应商。广泛用于传输网、移动回传网、接入网等设备。很多反馈使用CBPro软件配置频率计划时都会存在串扰警告，串扰问题会带通信质量问题，本文讲述配置输出时钟来优化抖动性能的最佳方式——使用CBPro软件进行调整。

设计经验发布时间 : 2018-04-25

【经验】如何实现SI534X/SI538X时钟发生器SPI在线编程？

Silicon Labs SI534X、SI538X时钟发生器包括基于模拟PLL的SI5340、SI5341和基于DSPLL技术的SI5342、SI5344 、SI5345、SI5342H、SI5344H、SI5346、SI5347、SI5348以及无线专用时钟SI5380、SI5382、SI5386等时钟芯片产品。目前在光通信、数据中心、服务器、小基站、光模块等产品中有广泛的应用

设计经验发布时间 : 2018-04-01

【应用】SDI编解码技术应用之基于高精度时钟发生器的高清视频同步系统设计

在SDI高清视频系统中，我们运用世强代理的Silicon Labs公司系列高精度时钟发生器Si5324,Si5332,Si5338,Si5341,Si5345,Si552等，来组建起整个SDI同步系统。产品覆盖了SD-SDI,HD-SDI，3G-SDI,6G-SDI,12G-SDI等标清、高清和超清的各种SDI标准高低端应用，为SDI设备提供最优的时钟性能。

应用方案发布时间 : 2018-06-08

Si5328 ITU-T G.8262 SYNCHRONOUS ETHERNET JITTER-ATTENU ATINGCLOCK MULTIPLIER

型号- SI5328-EVB,SI5328C-C-GM,SI5328,SI5328B-C-GM

数据手册 - SILICON LABS - Rev. 1.0 - 7/13 PDF 英文下载查看更多版本

Silicon Labs（芯科科技）Timing开发软件安装包（ClockBuilder Pro）

描述- 本资料以压缩包的形式呈现，包内附有ClockBuilder Pro 安装指南及开发软件和适用情况说明介绍。

型号- SI51211-EVB,SI5382,SI5383,SI5380,SI5381,SI5342,SI5386,SI5340,SI5384,SI5341,SI5341-EVB,SI5346,SI5347,SI5344,SI5345,SI5342-EVB,SI5348,SI51218-EVB,SI5342H,SI5383-EVB,SI5340-EVB,SI51210,SI5382E-E-EVB,SI5350,SI5351,SI5356,SI5332-6EX-EVB,SI5348-EVB,SI5344H-EVB,SI5356-EVB,SI5386E-E-EVB,SI5347-EVB,SI51214,SI5338-EVB,SI51211,SI51218,SI5380-EVB,SI5332-12EX-EVB,SI5346-EVB,SI5344H,SI5345-EVB,SI535X-B20QFN-EVB,SI5381E-E-EVB,SI5332-8EX-EVB,SI5332,SI5344-EVB,SI5335,SI5334,SI5338

开发环境(软件/固件) - SILICON LABS RAR 英文下载

Si5397/96 双/四 DSPLL™ 任意频率、任意输出抖动衰减器数据表

型号- SI5397J-A-EVB,SI5397B-A-GM,SI5396J-A-GM,SI5396L-A-EVB,SI5396C-A-EVB,SI5397K-A-GM,SI5396M-A-GM,SI5396 J,SI5396 M,SI5396 K,SI5397 J,SI5396 L,SI5397 K,SI5396 A,SI5396 B,SI5397 A,SI5397A-AXXXXX-GM,SI5397L-A-GM,SI5396A-A-GM,SI5397 D,SI5396D-A-GM,SI5396J-A-EVB,SI5396 C,SI5397 B,SI5396 D,SI5397 C,S5397,SI539FG-RXXXXX-GM,SI5396B-A-GM,SI5396K-A-GM,SI5397A-A-GM,SI5396A-AXXXXX-GM,SI5397C-A-GM,SI5397,SI5396C-A-GM,SI5397J-A-GM,SI5396,SI5397D-A-GM,SI5397M-A-GM,SI5396L-A-GM,SI5397A-A-EVB

数据手册 - SILICON LABS - Rev. 1.2 - January, 2021 PDF 中文下载查看更多版本

Si5345, Si5344, Si5342 Rev. D Family Reference Manual

型号- SI5342,SI5344,SI5345

用户指南 - SILICON LABS - Rev. 1.3 - 2018/12/08 PDF 英文下载查看更多版本

AN905 EXTERNAL REFERENCES: OPTIMIZING PERFORMANCE

型号- SI5342,SI539X,SI5341,SI5346,SI5347,SI5344,SI5345,SI534X,SI5380

应用笔记或设计指南 - SILICON LABS - Rev. 0.4 - 3/21 PDF 英文下载

【经验】一种去抖时钟信号发生器SI5345匹配问题引起的失锁问题解决方法

Silicon Labs公司推出的高性能去抖时钟信号发生器SI5345是一款经典的时钟产品，目前已经应用于各种通信、工业、医疗、仪器等行业中，其强大的抖动抑制能力让同行产品相形见绌，这得益于其集成的第四代高性能DSPLL核心技术。有如此优良的表现，使得SI5345的应用越来越多，但是工程师们在使用SI5345的时候也碰到一些应用问题，需要引起大家的注意。

设计经验发布时间 : 2019-02-26

Silicon Labs（芯科科技） Si5345-EVB 评估板使用说明

型号- SI5345A-B-GM,SI5345D-B03700-GM,SI5345D-B04500-GM,SI5345B-B04564-GM,SI5345D-D-GM,SI5345C-A-GM,SI5345B-B-GM,SI5345B-B04881-GM,SI5345D-B04831-GM,SI5345,SI5345A,SI5345A-B-GMR,SI5345B,SI5345C,SI5345B-B05955-GM,SI5345D,SI5345B-B05785-GM,SI5345D-B05731-GM,SI5345A-A-GM,SI5345B-B05747-GM,SI5345D-B04501-GM,SI5348B-B05856-GM,SI5345D-B04409-GM,SI5348B-B05083-GM,SI5345B-B04823-GM,SI5345B-B05971-GM,SI5345B-B00021-GM,SI5345B-B06003-GM,SI5348B-B05423-GM,SI5345C-D-GM,SI5345B-B-GMR,SI5345D-B04493-GM,SI5345D-B04502-GM,SI5345D-B-GM,SI5345D-B05784-GM,SI5345B-D-GM,SI5345A-D-GM,SI5345B-B04421-GM,SI534X,SI5348B-B05017-GM,SI5345A-B04313-GM,SI5345B-B04408-GM,SI5345D-B04494-GM,SI5345D-B04528-GM,SI5345-EVB,SI5345C-B-GM,SI5345B-B05825-GM,SI5345D-B04834-GM,SI5345B-B04563-GM,SI5345A-B04313-GMR,SI5345A-B04957-GM,SI5345D-B04830-GM,SI5345D-B05729-GM,SI5345D-B04410-GM,SI5345A-A-GMR,SI5345B-B03718-GM,SI5345B-B03234-GM,SI5345B-B05786-GM

评估板使用说明 - SILICON LABS - Rev 1.1 5/15 - 2016年07月15日 PDF 英文下载

【经验】抖动衰减器Si5345如何匹配选择8K单端输入时钟信号？

Silicon Labs的Si5345的输入时钟最低频率刚好是8kHz信号，通常对于这个最低频率的处理，需要特别注意。很多应用时会直接采用直流耦合的方式进行匹配，但是对于Si5345来说，这个8k不能简单直接使用DC耦合。通常8kHz时钟信号在通信吕一般由两种，一种是正常的占空比40~60%之间的时钟信号，还有一种是占空比远远小于1%的窄脉冲时钟信号，这两种时钟信号的处理实际应用是完全不同的。

设计经验发布时间 : 2020-08-20

一文快速告诉你任意频率时钟抖动衰减器Si539x与Si534x的性能对比

Silicon Labs结合第四代DSPLL™和MultiSynth™技术推出了Si539x和Si534x两款任意频率时钟生成抖动衰减器，抖动极低，适用于要求严格的互联网基础设施，可降低各种定时应用的成本和复杂性。本文将重点介绍超高性能Si539x系列较之Si534x系列有了哪些提升。

器件选型发布时间 : 2019-03-20

【产品】去抖时钟发生器Si5345级联失锁问题的分析及解决

Si5345是Silicon Labs公司基于第四代DSPLL专利技术的新型去抖时钟发生器产品，由于一些特殊应用，很多工程师使用多片Si5345进行级联设计，以实现全时钟链路的全同步设计。级联设计其实是很普通的一种应用，但是不同的应用场景，在实际测试时会碰到一些很特殊的问题，本文就将介绍一则工程师实测时碰到级联失锁问题。

设计经验发布时间 : 2020-08-04

Silicon Labs提供应用于航空航天/国防的高可靠、高精度时钟解決方案

Silicon Labs（芯科科技）是领先的芯片、软件和解决方案供应商，其可提供综合高性能的时钟产品解決方案来满足航空航天、国防应用对产品性能、可靠性以及精度的需求。其推出的任意频率时钟发生器、抖动衰减器、时钟缓冲器以及振荡器（XO/VCXO）抖动低、频率灵活。这些很容易为客户定制化的时钟产品解決方案能够简化设计、减少成本，同时还可以提高系统的可靠性和性能。

应用方案发布时间 : 2019-03-05