【经验】西安智多晶5000系列FPGA内嵌MCU调试测试指南
西安智多晶推出的Seal 5000 FPGA SA5Z-30系列内部合封Cortex M3硬核,最高主频可达200Mhz,32KB数据RAM和128KB指令RAM。内部合封DDR控制器,可支持DDR1、DDR2、DDR3系列DDR SDRAM存储器产品。内部合封的DDR2存储器容量可选128/256/512Mbits,最高频率可达400Mhz。本文针对FPGA内嵌M3硬核的使用做简洁的开发过程介绍,深入研究可基于平台提供的例程展开或者和世强技术专家交流。
首先创建CM3测试工程,创建编辑cm3_top.v文件,实例化内部Cortex M3内核,定义逻辑连线。配置MCU内部参数,启用PLL倍频输出200Mhz提供内部MCU时钟输入源。可参考世强硬创平台提供的FPGA源代码工程,快速完成FPGA代码配置内部合封Cortex M3 MCU。
defparam inst.PCLK_DIV = 0; // 分频 PCLK_DIV 0-7 "PLL_USRCLK"
defparam inst.CORECLK = "CIB_CLK"; // 时钟来源 "CLK_TREE" "CLK_PAD" "PLL_OUT" "CIB_CLK"
defparam inst.RSTN_ENABLE = "TRUE";
defparam inst.MTXCLK = "CORECLK"; // AHB总线时钟 "CORECLK" "SOURCECLK"
defparam inst.CORECLK_EN = "TRUE";
defparam inst.CORE_SET = "TRUE";
genvar i;
generate
for(i=0;i<32;i=i+1)begin:setb
assign GPIO[i] = GPIOOEN[i] ? GPIOO[i] : 1'bz;
end
endgenerate
assign PLL_CLKIN = MAIN_CLK;
assign swddio = int_jtag_tmsoen ? 1'bz:int_jtag_tmso;
然后创建编辑物理约束文件fpga_cm3.upc,定义时钟信号MAIN_CLK对应A4引脚,复位信号NSRST对应M15引脚,NTRST信号对应F14引脚。调试信号swddio对应H14引脚,swdclk对应G14引脚。外部时钟输出引脚CLKOUT对应 J13引脚,可以通过示波器观察MCU内核时钟频率。全部编译后生成位流文件,在线下载到SA5Z-30开发板。
#FPGA_CLK2,A4 25Mhz //采用25Mhz有源时钟
phycst.pin.set {MAIN_CLK} A4
phycst.pin.set {swddio} H14 -attr "PULLMODE=UP"
phycst.pin.set {swdclk} G14 -attr "PULLMODE=NONE"
phycst.pin.set {NSRST} M15 -attr "PULLMODE=UP"
phycst.pin.set {NTRST} F14 -attr "PULLMODE=UP"
phycst.pin.set {CLKOUT} J13 -attr "PULLMODE=NONE"
打开Keil V5 for ARM编译环境,创建新的工程,设置芯片型号为ARMCM3,使用标准CMSIS库。配置DEBUG设置J-Link仿真器连接FPGA内部的M3内核,识别后如下图所示:
可参考世强硬创平台提供的MCU源代码工程,编译后点击调试按键,进入调试测试界面,快速熟悉基于FreeRTOS的FPGA内嵌M3硬核开发环境。
注意事项:
1、不启用PLL倍频,可以直接使用板载25M或27M有源时钟,向MCU提供时钟源。
2、如果启用PLL倍频,向MCU提供时钟源,最高不超过200Mhz。
3、PCLK_DIV分频配置要和MCU内部__PCLK_DIV配置保持一致,设置范围0~7,表示(0~7+1)分频。
4、MCU时钟配置#define __SYSTEM_CLOCK (__XTAL * 8)和PLL倍频配置一致,__XTAL 有源时钟频率25000000Hz。
- |
- +1 赞 0
- 收藏
- 评论 0
本文由超哥提供,版权归世强硬创平台所有,非经授权,任何媒体、网站或个人不得转载,授权转载时须注明“来源:世强硬创平台”。
相关推荐
【经验】如何在FPGA上实现低成本开根号运算?
开根号运算是科学计算和工程应用中基本而重要的运算之一,在QuartusII和ISE开发软件中,都集成了开根号的ip核,这些底层源码对于用户来说是不可见的,那么如何在西安智多晶的FPGA中实现开根号运算,是本文要探讨的课题。
【经验】智多晶FPGA上实现LTE削峰算法PC-CFR
CFR算法是一种直接在数字域上面处理的方法,对于超出设定门限值的信号,直接在数字域上进行处理和消除。目前CFR算法有PW-CFR、NS-CFR和PC-CFR,常用的还是PC-CFR,其削峰能力最佳,本文就针对PC-CFR算法,在智多晶AD9365射频开发板上进行测试和实现。
【经验】解析智多晶合封系列FPGA中DDR2的应用
合封系列FPGA可以应用在需要大量缓存数据的场合,比如工业数据采集卡、视频处理应用以及无线通信中的数据采集板,如果各位读者朋友们有需要用到FPGA+DDR2架构的,可以联系智多晶,智多晶会提供完整的DDR2 Control IP,甚至亲手为用户写好应用层部分的程序,并为用户调试好。
【选型】国产FPGA SL2-25E-8U324替代XC6SLX16 CSG324用于工业伺服控制器,有效应对交期问题
客户在工业伺服控制器中用到一款Xilinx FPGA,但因为交期问题需要国产化替代,使用型号是XC6SLX25-CSG324,主要用于做逻辑控制和与MCU交互数据、进行数据处理,给客户推荐了西安智多晶SL2-25E-8U324,可以兼容替代。
【应用】国产海狮系列FPGA SL2E-5E用于扩展外设接口,集成flash,工作频率高达300MHz
西安智多晶的SL2E-5E是一款集成了5K逻辑单元的小规模FPGA,但是比CPLD容量更大,能实现更多的逻辑设计,同时该FPGA内部集成了Flash,不需要再外接配置用的Flash,简化了电路设计。
西安智多晶发布软件无线电评估板,基于28nm FPGA芯片SA5Z-30并搭载ECR8661 RF收发器助力研发
为了让无线通信客户更方便评估智多晶FPGA芯片以及国产RF Transceiver,西安智多晶联合智锐星科技为客户打造了一个专业的软件无线电(SDR)评估板,可用于客户前期的项目预研。评估板的核心器件是28nm FPGA芯片SA5Z-30。
SA5Z-30 FPGA 器件概述
型号- SA5Z-30-D3-U256,SA5Z-30,SA5Z-30-D0-U324,SA5Z-30-D1-U213,SA5Z-30-D0-U324C,SA5Z-30-D2-U256,SA5Z-30 系列,SA5Z-30-D2,SA5Z-30-D3,SA5Z-30-D0,SA5Z-30-D1
Seal(海豹)SA5Z-30 FPGA 产品手册
型号- 海豹5000系列,SA5Z-30-D2,SA5Z-30-ES,SA5Z-30-D0-UBGA324,SA5Z-30-D0,SA5Z-30-D1,SA5Z-30-D1-UBGA213,SA5Z-30-D2-8U213C5,SA5Z-30,SA5Z-30-D1-8U213C4,SA5Z-30-D2-8U213C6,SA5Z-30-D2-UBGA213,SEAL 5000系列,SA5Z-100-D1-8U324C,SA5Z-30-D0-8U324C6,SA5Z-30 系列,SA5Z-30-D1-8U213C,SA5Z-30-D2-8U213C
【IC】智多晶28nm FPGA家族SEAL5000系列新发SA5Z-100,采用低功耗28nm@LUT6工艺
2022年的下半年,西安智多晶28nm SEAL5000家族系列喜迎重量级新成员SA5Z-100,采用先进低功耗的28nm@LUT6工艺,集成高达8个通道13.1Gbps的高速SerDes,支持PCIe2.0 x4以及HDMI2.1等接口协议。
【应用】基于智多晶Sealion 2000系列FPGA的工业控制解决方案,具有低功耗优势
智多晶Sealion 2000系列FPGA基于低功耗工艺设计,旨在满足低成本高性价比客户的需求,使系统设计师在降低成本的同时又能够满足不断增长的应用要求,在低成本、低功耗FPGA市场处于领导地位。
SA5Z-50 FPGA 器件概述
型号- SA5Z-50-D0-7F484,SA5Z-50,SA5Z-50-D0-U324,SA5Z-50-D0-F484,SA5Z-50-D0-7U196,SA5Z-50-D0-U196,SA5Z-50-D0-8U324C,SA5Z-50-D0,SA5Z-50 系列,SA5Z-50-D1
智多晶FPGA选型表
FPGA选型参数:28nm hpc+工艺,自 LUT6 架构,嵌入MCU,30K~325K LUT4,内置100/200/400个25X18/18X18/9X9专用乘法器,硬核 Memory DDR controller,PCIe-Gen2/3,1Mbps/s 采样,12bit ADC,支持 DDR4-1866Mbps,LVDS 1.25Gbps,Serdes 3.1Gbps~12.5Gbps,3D 合封 DDR2、DDR3 、DDR4
产品型号
|
品类
|
封装
|
LUTS
|
Flip-Flops
|
Slices
|
CLB
|
Flash(Kbits)
|
Max Distributed Ram (Kbits)
|
Embedded memory
(Kbits)
|
Number of Block SRAM(9 Kbits/block)
|
Embedded
18x18multipliers
|
General purpose PLLs+DLLs
|
Global Clock Networks
|
User I/O Banks
|
Max user I/O(注1)
|
SL2E-5E-8W81I
|
FPGA
|
81-ball WLCSP,0.4mm
|
5040
|
5040
|
2520 (LUT:FF=1:1)
|
630
|
512
|
40
|
108
|
12
|
16
|
2+2
|
16
|
6
|
199
|
选型表 - 智多晶 立即选型
电子商城
现货市场
登录 | 立即注册
提交评论