【应用】基于可编程晶体振荡器的高速误码仪时钟模块设计

时间： 2019-07-16 来源：世强作者：火芯人

技术问答

在基于光模块、传输设备的高速光通信测试中，数据经过不同链路环境，会出现衰减、色散等现象，使得接收端产生误码现象，要获得这些数据，误码仪是必不可少的测试设备。误码仪通常模拟实际运行环境，通过产生PRBS伪随机序列，进行眼图、误码率等测试，以验证光模块等设备的运行性能。

误码仪设计的关键主要有两点。一是选择集成了CDR\MUX和DEMUX的高速收发芯片，这款芯片可以产生PBRS伪随机序列，进行误码检测，支持各种不同的速率，目前多家厂商都可以生产这种芯片。二是给误码仪的时钟系统选择模块，测试不同速率的通信信号时，需要提供不同的参考时钟，时钟模块负责提供测试的不同参考时钟。

SILICON LABS公司推出的可编程晶振Si570满足误码仪设计所需。Si570是一款带I2C接口的可编程芯片，通过上位机实时操作，可以产生从10MHz~1.4GHz的时钟输出涵盖常见光通信的通信速率，支持各种速率的光模块的误码测试。

对于传统误码仪设计，其时钟模块的设计是运用大量固定时钟源加上可编程选择器，为误码仪提供测试不同速率所需要的各种参考时钟。如果误码仪测试速率可选项足够多，所需要的晶振源芯片会非常多，考虑到高速时钟信号的布线，会加大设计复杂度，不利于信号的完整性设计。此外，多个晶振源也会占用大量PCB面积。而基于Si570单芯片的设计方案，就可以有效地解决上述问题。单芯片方案极大的降低了PCB面积和布线难度，保证了信号的完整性，降低了由于芯片本身导致的通信误码率。

下图是一款基于Si570的高速误码仪时钟模块设计框图。

图1：基于Si570可编程晶振的误码仪时钟模块设计

发送到邮箱 |
+1 赞 0
收藏
评论 1
| 转发至：

本网站所有内容禁止转载，否则追究法律责任！

全部评论（1）

Paulwang Lv8. 研究员 2018-01-08

不错不错

没有更多评论了

【应用】取代多颗晶振，实现单芯片千兆交换机时钟设计

为了节省PCB布板面积，降低时钟链路的复杂性，这里我们推荐选用世强代理的Silicon Labs Si5335时钟发生器。

新应用发布时间 : 2019-07-27

12路输出时钟发生器在无线基站上的应用

Si5380是一个高性能的时钟发生器，可以合成多达12路频率输出，输出时钟可以运行在自由模式或同步到4个外部输入之一的时钟，是无线基站时钟应用的理想选择。

新应用发布时间 : 2016-05-12

想提高网络数据中心的速率？非要频率灵活时钟发生器不可！

Si5341/4元件能产生任何频率，在整数模式中不到100 fs RMS，在小数合成模式中不到150 fs RMS，将成为未来高速网路和数据中心不可或缺的关键设计元素。

新应用发布时间 : 2019-07-11

一款适合IEEE 1588V2的专用时钟芯片

Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348，这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求，完美实现IEEE 1588 V2协议。

新产品发布时间 : 2016-08-13

Silicon Labs（芯科科技） Si570/Si571 10 MHZ TO 1.4 GHZ I2C PROGRAMMABLE XO/VCXO数据手册

型号- 570ABA000112DG,570BBC000107DG,570JCC000504DG,570BAC000199DG,570DBB000107DG,570BBB000756DG,570ACC000115DG,570ACC000118DG,570MBB000107DG,SI570,SI571,570BCA001407DG,570CAC000115DG,570ABC000107DG,SI57X,570FCB001456DG,570ABB000107DG,571FDB000159DG,570ACA000368DG,571CBC000901DG,571ADB000112DG,570ABB000752DG,571AJC001664DG,570BAB000544DG,571FJC000159DG,570ACC000126DG,570ACC000107DG,570DCA001230DGR,570CAC000141DG,570ACB000106DG,570ACB000107DG,570ACB000126DG,570CAC000169DG

数据手册 - SILICON LABS - Rev. 1.5 4/14 - 2016年07月20日 PDF 英文下载

Programmable Crystal Oscillators with Sub-ps Jitter and Multiple Frequency Capability

型号- SI550

商品及供应商介绍 - SILICON LABS - 2017/09/07 PDF 英文下载查看更多版本

【应用】晶振加时钟buffer构建交换机时钟树，满足常规交换机设计

Silicon Labs SI51X系列晶振提供5*3.2mm的小封装产品， SI533XX系列时钟buffer提供超低附加抖动、低偏移时钟分配，常规附加抖动可以控制在100fs左右。

设计经验发布时间 : 2018-02-27

时钟发生器Si5351对于输入晶体有什么要求，是否必须使用外部负载电容？

时钟发生器Si5351使用固定频率音叉型无源晶体作为内部振荡器的参考时钟源，无源晶体的频率为25MHz或27MHz，也可以使用VCXO作为时钟源来保证频率精度。Si5351具有内部的负载电容，共有6、8、10PF可配置。所以Si5351既可以使用内部负载电容，省去外部电容，也可以使用外部负载电容。

技术问答发布时间 : 2016-10-24

【产品】Silicon Labs新推2.5x3.2mm尺寸、80fs抖动的I2C可编程晶体振荡器

Silicon Labs发布了新的小尺寸、高性能晶体振荡器（XO）和压控晶体振荡器（VCXO）Si54x/6xUltra系列，用于低抖动和频率灵活的时钟合成。在整个工作范围内为整数和小数频率提供低至80飞秒（fs）的抖动性能，从而为数据中心互连、光传输、广播视频和测试/测量等要求严苛的应用提供了出色的抖动余量。

新产品发布时间 : 2020-09-25

第四代PCIe，数据传输速率可达32GB/s

PCIe Gen4是一款新型的标准数据传输总线，每通道的数据传输速率较第3代提高1倍。单个PCIe Gen 4互联可使数据速率达到2GB/s，一个连接显卡和高端固态硬盘的满16槽PCIe Gen 4可使数据传输速率达到32GB/s。

新产品发布时间 : 2016-05-13

去抖时钟芯片Si5326内部数字锁相环DSPLL的抖动容限是指什么？

抖动容限为在DSPLL失锁前，输入时钟信号中正弦规律抖动的最大峰峰值。抖动容限是和抖动频率相关的功能，更低的输入抖动频率需要提高抖动容限。

技术问答发布时间 : 2016-10-25

时钟树设计原则你还不造来get一下吧

在进行时钟树设计时，“一成不变”的策略并不适用，优化时钟树以满足性能和成本的要求取决于多种因素，包括系统架构、集成电路（IC）时序需求（频率、信号格式等）和终端应用的抖动需求。

设计经验发布时间 : 2019-09-03

Silicon Labs（芯科科技） Si57x-EVB 评估板使用说明

型号- 570ABA000112DG,570BBC000107DG,570JCC000504DG,570BAC000199DG,SI57X-EVB,570DBB000107DG,570BBB000756DG,599CCC000107DG,570ACC000115DG,570ACC000118DG,570MBB000107DG,SI570,SI571,570BCA001407DG,SI59X,SI598,SI599,598BAC000121DG,570CAC000115DG,570ABC000107DG,SI57X,570FCB001456DG,570ABB000107DG,571FDB000159DG,570ACA000368DG,571CBC000901DG,571ADB000112DG,571AJC001664DG,570ABB000752DG,570BAB000544DG,571FJC000159DG,570ACC000126DG,570ACC000107DG,570DCA001230DGR,570CAC000141DG,570ACB000106DG,570ACB000107DG,570ACB000126DG,570CAC000169DG

评估板使用说明 - SILICON LABS - Rev. 0.2 5/10 - 2016年07月20日 PDF 英文下载

Silicon Labs（芯科科技） Si514可编程晶体振荡器数据手册

型号- SI514,514BCA000163AAG,514XXXXXXXXXXAGR,514JBA000126BAG,SI51X,514BBC000932AAGR,514CCC000107BAG,514CCC000115AAG,514BBC000932AAG,514BBC000107AAG,514CBC000107AAG,514KCC000654BAG

数据手册 - SILICON LABS - 2012年06月26日 PDF 英文下载