【选型】时钟发生器Si5382用于5G小基站,可简化时钟设计,具备低抖动、输出频率范围宽等优势
随着5G通信正式商用,用于室内覆盖的5G小基站也在准备进行实验站建设。5G通信小基站相对于上一代4G小基站,体积要求更小,性能要求更高,这对电路设计提出了更高的挑战。
目前主流的5G小基站设计方案是FPGA+Triceiver,核心处理器、射频收发调制器都需要多路同步时钟参考信号才能保证通信的实时和准确性,传统设计是采用多个时钟发生器和压控振荡器提供参考信号,但电路复杂同时PCB面积较大。因此本文推荐SILICON LABS的多路时钟发生器Si5382,内部集成两个数字锁相环和多通道抖动衰减,任意频率/晶振输入到数字锁相环再经过频率合成电路,实现各种频点输出;最多支持12路输出时钟,通过独立路径可以支持拥有小于85fs典型相位抖动的JESD无线时钟、以太网和其他低抖动通用的时钟,以下是Si5382在5G小基站系统中的典型时钟树应用方案:
图1 Si5382时钟树应用方案
从上图中可以看出,Si5382不仅可以产生专用的LTE专用时钟频点,如30.72MHz、25MHz等频点,也可以任意配置成PHY交换芯片参考时钟等常用通信接口时钟;其差分输入频率8 kHz -750 MHz、LVCMOS单端输入频率8 kHz-250 MHz,JESD204B输出频率480 kHz -2.94912 GHz、差分输出频率1 Hz- 712.5 MHz、LVCMOS输出频率480 kHz-250 MHz,采用一片Si5382基本可以满足5G小基站通信配置时钟频率的所有需求,降低BOM成本和PCB面积;同时Si5382时钟芯片的配置软件业及其简化,界面容易操作。
综上所述,Silicon Labs的时钟发生器Si5382具有多达12路输出、85fs RMS典型值(DSPLL_B输出 12 kHz ~ 20 MHz)的低抖动、输出频率范围宽和数字频率合成节省PCB面积的特性,是5G小基站时钟树应用的优秀解决方案。
- |
- +1 赞 0
- 收藏
- 评论 0
本文由北冥之鲲提供,版权归世强硬创平台所有,非经授权,任何媒体、网站或个人不得转载,授权转载时须注明“来源:世强硬创平台”。
相关推荐
【选型】光模块误码仪时钟源推荐高性能时钟发生器SI5340配合京瓷晶振CX3225SB,精度极高
误码设备本身需要测试不同速率的光模块,针对不同速率的光模块还需要不同的频率源作为倍频的信号时钟源。高性能的时钟发生器推荐Silicon Labs高性能时钟发生器SI5340系列,输入的参考晶振推荐京瓷,CX3225SB系列,经过了大量市场验证可放心使用。
【选型】无线时钟发生器SI5386A-E-GM可以完美替换AD9528,同时支持整数和小数分频
Siliocn Labs推出的一款高性能、超低抖动无线时钟发生器SI5386A-E-GM,是其中一款非常优秀的无线去抖时钟,支持12路时钟输出,且支持输入4路输入,且支持5个时钟域,典型的抖动值可以限制在72fs左右,且最高可达3Ghz的频率输出,在5G小基站的应用中十分优秀,与另一款无线时钟AD9528相比,其性能优势非常明显。
【经验】CMOS时钟发生器SI5351A的输出频率比设置频率低如何解决?
SI5351A是Silicon Labs一款经典的CMOS时钟发生器,日前有工程师反馈SI5351A输出频率较设置频点偏低约1.5个百分点,输出设置100M,实际输出总在99M左右徘徊,设置不同频点,现象还是存在。本文就将分析并解决该问题。
【经验】时钟发生器Si5341型号定制以及输出串扰问题解决方法
Silicon Labs公司推出的时钟发生器Si5341最大能够支持10路差分输出,输出频率范围100Hz~712.5MHz,输出抖动范围均小于100 fs(0.1 ps),并且Si5341内部带有模拟锁相环,配合Silicon Labs的专利MultiSynth技术,能够以0 ppm合成所需的频点,本文将详细介绍Si5341型号定制以及输出串扰问题解决方法。
浅谈5G小基站中时钟发生器的应用
随着5G技术的快速发展,5G小基站成为了实现网络密集覆盖的关键技术之一。而在5G小基站中,时钟发生器扮演着至关重要的角色。本文赛思将从时钟发生器在5G小基站中的应用出发,探讨其重要性、应用特点及面临的挑战,并提出相应的解决方案。
【应用】十路输出时钟的时钟发生器Si5341用于5G CU平台的时钟链路设计,时钟频点范围100Hz~1028MHz
本文推荐使用Silicon Labs高性能时钟发生器Si5341用于5G CU的主控平台时钟设计,有多达十路输出时钟,时钟频点范围是100Hz~1028MHz,涵盖了5G CU主控平台所需的全部频点,时钟路数足够多,可以尽量减少晶振的用量。
【经验】如何实现SI534X/SI538X时钟发生器SPI在线编程?
Silicon Labs SI534X、SI538X时钟发生器包括基于模拟PLL的SI5340、SI5341和基于DSPLL技术的SI5342、SI5344 、SI5345、SI5342H、SI5344H、SI5346、SI5347、SI5348以及无线专用时钟SI5380、SI5382、SI5386等时钟芯片产品。目前在光通信、数据中心、服务器、小基站、光模块等产品中有广泛的应用
赛思拥有领先国内时频领域的核心技术,推出高集成度和小尺寸的同步时钟芯片和TCXO等产品,满足5G小基站设计需求
赛思拥有领先国内时频领域的核心技术, 在5G基站中可以提供完整端到端的时钟产品及解决方案, 包括但不限于IEEE1588同步时钟芯片、 时钟发生器、 时钟缓冲器、 OCXO/TCXO等。
【应用】时钟发生器SI5351A-B-GTR用于智能音箱,以0 ppm误差产生200 MHz的任意频率合成输出
本文推荐Silicon Labs的SI5351A-B-GTR这颗小封装的时钟发生器作为智能音箱的参考时钟源,替代相关的各种时钟源。SI5351芯片是可通过I2C接口配置的时钟发生器,能以0 ppm误差产生高达200 MHz的任意频率合成输出。
【经验】如何使用CBPro软件配置时钟发生器Si5332的晶体输入端电容
Silicon Labs的时钟发生器Si5332支持外置晶体/晶振/参考时钟输入,也支持内置晶体的版本,目前使用较多的是内置晶体版本,但部分用户在设计时由于自身需求仍然选择外置晶体,而选择外置晶体时通常会发现配置的晶体无法正常启动或者启动时间不太理想,如果使用CBPro软件适当配置Si5332,可以避免大部分问题。本文就将介绍如何使用CBPro软件配置Si5332的晶体输入端电容。
【经验】关于奥拉四通道抖动衰减时钟发生器Au5327高频差分信号端接匹配的设计方法
奥拉Au5327是一款四通道抖动衰减时钟发生器,提供低于150fs相位抖动,支持SPI/IIC通信接口配置频率计划,也可使用奥拉烧录器固化,上电既有输出,差分输入输出支持8KHZ-2.1GHz,广泛应用于5G小基站RRU、BBU。
芯科Silicon Labs低抖动时钟芯片 | 晶体振荡器 | 压控振荡器 | 时钟发生器 | 时钟缓冲器
芯科科技Silicon Labs时钟芯片代理商世强,提供Silicon Labs低抖动时钟芯片参数选型服务,芯科低抖动时钟芯片供应服务,芯科低抖动时钟芯片资料。业界抖动系数超低的低抖动时钟芯片,包括XO/VCXO晶体振荡器/压控振荡器、Clock/JA Clock时钟发生器、Buffer时钟缓冲器。推荐Si53xx系列,Si5342H,Si5344H,Si5347,Si5332,Si5381。
【产品】可提供4个PCIe时钟输出的PCIe时钟发生器,支持100MHz的串行ATA(SATA)
Si52144是一款由Silicon Labs(芯科科技)推出的支持扩频的PCIe时钟发生器,可以提供4个PCIe时钟和25 MHz参考时钟,符合PCI-Express Gen 1,Gen 2,Gen 3,Gen 3 SRNS,Gen 4标准。该器件具有四个用于使能输出的硬件输出使能引脚,以及一个用于控制PCIe时钟输出上的扩频的硬件引脚。 除硬件控制引脚外,I2C可编程性还可用于动态控制。
【经验】奥拉Au5329时钟发生器JESD204B SYSREF时钟输出的寄存器配置方式
Sysref时钟需要在GUI配置上勾选Sysref,否则就是普通时钟输出,这和DCLK有相位关系,奥拉时钟发生器Au5329可输出单个或多个DCLK时钟宽度,某客户在勾选GUI上的Sysref后仍无时钟输出,这应该怎么解决?本文将为你详细介绍。
【应用】10路差分输出!DSP时钟电路中少不了这款时钟发生器
SI5341最大能支持10路差分输出,低抖动,完全满足DSP所需的时钟性能需求。
电子商城
现货市场
服务
可来图定制均温板VC尺寸50*50mm~600*600 mm,厚度1mm~10mm,最薄0.3mm。当量导热系数可达10000W/M·K,散热量可达10KW, 功率密度可达50W/cm²。项目单次采购额需满足1万元以上,或年需求5万元以上。
提交需求>
可定制Wafer连接器、牛角连接器、FPC/FFC 连接器,IDC 连接器的尺寸/规格等参数,电流不超过8A;环境温度:-40度~105度;寿命/拔插次数:不超过800次。
最小起订量: 5000 提交需求>
登录 | 立即注册
提交评论