通往PCIe 5.0的快车道：是德科技可提供完整PCIe解决方案

随着连接互联网的设备和数据密集型实时应用的数量有望达到数十亿，目前数据中心常见的 100 千兆以太网（GE）速度将会逐渐不堪重负。因此，数据中心运营商需要将其网络从100GE迁移到400GE。联网速度的提升需要有更快的内存和串行总线通信作为支撑。数据中心运营商需要采用新一代技术来满足 5G 和物联网的响应时间和高带宽要求。

PCIe是数据中心用来进行机架级点对点通信的一种高速、差分、串行标准。数据中心运营商倾向于将计算任务分配给同一机架中的服务器，以避免不必要的流量充斥数据中心网络。在收发信机升级到400GE的同时，数据中心运营商必须升级到新一代高速计算接口。双倍数据速率（DDR）存储器将从DDR 4.0升级为DDR 5.0，高速外围设备互连（PCI Express® 或 PCIe®）扩展总线将从PCIe 4.0升级为PCIe5.0。

PCIe 5.0标准正在快速发展之中，因为PCI-SIG联盟（PCI-SIG®）计划在2019年完成PCIe 5.0标准。PCI-SIG联盟由800多家企业组成，对PCIe规范和一致性测试做出了定义。通过建立标准化的测试流程、测试软件工具和测试夹具，PCIe 5.0规范测试活动可以确保在PCIe 5.0器件、系统和插入式卡之间实现互操作性。这个小组是负责定义PCIe规范的标准机构。  

PCIe 5.0 将把 PCIe 4.0 的吞吐量提高一倍

每个新一代的 PCIe 标准都比其上一代标准提供更多功能和更快的数据传输速率。PCIe5.0将把PCIe 4.0的吞吐量提高一倍。PCIe 5.0的传输速率为每秒32千兆次传输（GT/s），而PCIe 4.0的传输速率为16 GT/s。PCIe 5.0具有64千兆字节/秒（GB/s）的单向传输带宽，双向流量的数据吞吐量可达到128 GB/s。PCIe 互连技术为开发许多其他基于机架的数据中心技术 — 如存储和图形处理单元（GPU）— 奠定了基础。

做好准备，迎接新技术的到来

PCIe 5.0规范是计算机服务器和显卡中使用的最新高速串行接口标准，支持数据中心实现更大的数据流量和带宽。通过提高测试结果的一致性，各厂商可以信心十足地推出采用PCIe 5.0技术的新产品，并且确保自己的产品能与其他厂商的产品实现预期的互操作。这对于部署基于PCIe 5.0接口的系统至关重要，该接口包括400千兆以太网（GE）这样的高容量数据传输技术。PCIe 5.0体系结构和400GE有助于推动超大规模数据中心、5G、云计算、人工智能（AI）、机器学习、游戏、视觉计算、存储和网络连接的长足发展。

设计人员关注的核心是互操作性和后向兼容性。设计人员需要借助先进的工具来对自身设计的参数和协议方面进行验证，以确保其性能合格且符合标准。数据速率的增加会带来更多信号完整性问题，例如反射和串扰，从而导致信号质量下降和时序问题。时钟周期越短，意味着抖动预算越小，因此减少 PCIe 5.0 设计中的抖动相比前几代标准而言要复杂得多。物理层、数据链路层和传输层都需要进行 PCIe 测试。

PCI-SIG联盟在今年举办了两次一致性研讨会和一次workshop，探讨PCIe测试。

◉ 2021年2月22日至26日，PCI-SIG联盟在美国俄勒冈州比弗顿举行的PCIe 5.0初步FYI一致性研讨会。是德科技参加了此次研讨会，并为接收机和发射测试提供硬件和软件解决方案，包括Infinium UXR示波器、高性能比特误码率测试仪（BERT）和一致性测试解决方案。

是德科技的一体化接收机测试平台M8040A BERT获得PCI-SIG批准，可用于PCI Express 4.0（PCIe 第四代）测试，能以16 GT/s速度进行物理层表征和一致性测试，同时还支持PCIe 5.0架构和新一代 PAM4接口。自此，是德科技误码仪M8040A成为业界唯一一款贯穿PCIe 1.1/2.0/3.0/4.0/5.0/6.0测试的误码仪。

◉ 2021年4月，PCI-SIG Workshop #15上，KEYSIGHT使用两种PLL测试解决方案对PCIe Gen 1/2/3/4设备进行了TX PLL相关测试：

• 86100DU-400 Legacy PLL工作簿控制81160A和N1076X(目前批准的解决方案)

• N1010300A FlexPLL控制M8040A和N1000A+N1060A(寻求PCI-SIG批准的新解决方案)

随后，PLL测量结果提交给PCI-SIG进行审查，并在2021年6月3日，PCI-SIG批准了M8040A JBERT和N1060A CDR MegaModule控制的N1010300A FlexPLL，用于测试PCIe Gen1/2/3/4设计上的TX PLL 。这种新设备将被添加到Keysight设备清单中，该设备已经被批准用于TX锁相环测试。

• 抖动源：81150A、81160A、M8020A和新批准的M8040A

• 抖动接收器：N1076A/B，N1077A， N1078A， 和新批准的N1060A

◉ 2021年6月7日至11日，PCI-SIG联盟在美国俄勒冈州比弗顿举行了第二次PCIe 5.0 (32GT/s) 一致性研讨会活动。PCI-SIG联盟对来自包含是德科技的三家测试供应商的数据进行了自己的分析和比较。

是德科技的TX测试使用了一个33 GHz UXR 4通道示波器，测量结果如下：表中实测值，PCI-SIG SEG成员可以查看32G测试的相关结果的官方帖子。

注：TE2 = 是德

蓝色字段表示测试供应商试图测试DUT，但SIGTEST phoenix工具无法提供范围捕获的数据的结果。黄色字段表示小于请求的结果。每个DUT测试3次，理想情况下，3次测量的结果是平均的。是德科技对每个Gen5 AIC测试了3次，三次测量结果平均，我们对每个3个数据波形都获得了良好的结果，领先业界。如果您想要了解更多测量结果详情，欢迎联系是德科技销售工程师。

从这两次PCI-SIG联盟一致性研讨会测量结果可知，通过完整的校准流程和实测过程充分展示了是德科技PCIe5.0测试方案的优势。

是德科技也是唯一能提供从软件仿真、发射端测试、接收端测试、互连测试的完整解决方案的解决方案供应商，同时支持PCIe 5.0的示波器及误码仪方案都已在硬件上支持下一代采用PAM-4技术的PCIe 6.0预研测试。

PCIe 设计和仿真

随着数据速率的提升，高速串行数据链路的设计变得非常复杂。通道拓扑越来越复杂多变，有源元器件有更多参数需要调整。仿真 PCIe 设计可以优化信号完整性和电源完整性，并且能用于分析高速集成电路（IC）封装和印刷电路板（PCB）互连等元器件的电磁（EM）效应。借助设计和仿真工具，设计人员可以在开发第一个原型之前快速有效地评测所有 PCIe 链路的端到端性能，从而避免代价高昂的重新设计。

PCIe 发射机测试

特定类型的不相关抖动值是 PCIe 发射机测试中存在的主要问题。针对超过 8 GT/s 的PCIe 速度， PCIe 接收机会采取强均衡措施。虽然均衡器可以补偿与数据相关的抖动，但 PCIe 标准规定的参考接收机均衡不能充分补偿不相关的发射机抖动。选择使用能够补偿不相关抖动的测试工具，可确保 PCIe 发射机设计的性能。

PCIe 接收机测试

以 PCIe 5.0 的 32 GT/s 速率从 PCIe 信号中提取数字内容显然更加具有挑战性。在这样的高数据传输速率下，由于通道的高频损耗特性， PCIe 接收机收到的信号经常质量严重下降，导致出现不可接受的比特误码率（BER）。设计并确认测试一款功能强大的接收机势在必行，这款接收机要能够容忍信号失真，并利用均衡技术来复原被传输信号的质量。PCIe 5.0 最多可以支持 16 个通道，这一事实使得接收机的设计和调试变得进一步复杂化。强大的 PCIe 接收机测试解决方案可实现测试自动化，将测试时间从几天缩短至几小时。

PCIe 互连测试

通道是 PCIe 系统中最关键的元素之一。通道中有许多失真来源，它们会降低从 PCIe发射机到 PCIe 接收机的信号质量 — 包括串扰、抖动、符号间干扰（ISI）等等。您必须测量通道中的损耗特征，确保它们处在 PCIe 规范针对特定数据速率定义的容限范围内。散射参数（S 参数）可以表征高频电路，比如 PCIe 系统中的通道。快速确认测试PCIe 设计的参数，确保它们符合 PCIe 规范定义的性能要求，这是测试过程的一个重要环节。

PCIe 协议测试

在物理层、数据链路层和传输层上都需要进行协议确认测试。除了强制的协议一致性测试以外，PCI-SIG 还推荐了超过一百多种其他测试，用以准确表征 PCIe 设计。链路训练和状态机（LTSSM）是协议测试里面的一个关键方面。链路训练可以确保数据包在链路伙伴之间可靠地传输。协议分析和训练器工具可以确定PCIe 器件是否能与其链接伙伴成功通信。PCIe 协议测试工具使工程师能够执行复杂的协议测试、快速调试检测到的各种错误，以确保 PCIe 器件的一致性。