【产品】Silicon Labs推出业界最广泛的56G/112G SerDes时钟产品系列
2018年6月25日 ,SILICON LABS宣布扩展其时钟产品系列,以满足56G PAM-4 SerDes和新兴112G串行应用对于高性能时钟的要求。通过此次产品系列的扩展,Silicon Labs成为唯一一家可为100/200/400/600G设计提供全面时钟发生器、抖动衰减时钟、压控晶体振荡器(VCXO)和XO选择的时钟供应商,并且满足100 fs以下参考时钟抖动要求并留有余量。
包括Broadcom、Inphi、Intel、MACOM、Marvell、MediaTek和Xilinx在内,领先的交换SoC、PHY、FPGA和ASIC制造商正在转移到56G PAM-4 SerDes技术,以支持更高带宽的100G+以太网和光网络设计。为了满足56G SerDes参考时钟的严格要求,硬件开发人员通常需要100 fs(典型值)以下RMS相位抖动规范的时钟。这些设计通常需要与CPU和系统时钟等其他频率时钟混用。Silicon Labs是首家为56G设计提供完全集成时钟IC解决方案的时钟产品供应商,该解决方案将SerDes、CPU和系统时钟集成到单一器件中。
在56G应用中,硬件开发人员通常会寻求完整的时钟树解决方案,以保证100 fs以下的RMS相位抖动,从而确保足够的余量并减少产品开发风险。Silicon Labs的新型时钟和振荡器产品满足当前这些严格的56G SerDes要求、以及新兴的112G串行SerDes设计需求,这些设计在未来的数据中心和通信应用中将得到迅速发展。
Silicon Labs时钟产品高级营销总监James Wilson表示:“Silicon Labs的新型时钟发生器、抖动衰减器和VCXO/XO构成了业界最广泛的、频率灵活的超低抖动时钟器件系列产品,适用于基于56G SerDes的最新100/200/400/600G通信和数据中心设计。无论我们的客户是在设计同步还是自由运行的系统,我们都能提供合适的超高性能时钟解决方案,以满足他们的56G SerDes应用需求。”
Silicon Labs Si5391是业界最低抖动、任意频率时钟发生器。它是市场上唯一能够从单一IC提供200/400/600G设计所需全部时钟频率的时钟发生器,同时为56G SerDes参考时钟提供100 fs以下RMS相位抖动性能。具有多达12个差分输出,Si5391时钟提供频率灵活的A/B/C/D等级选项。精密校准P级选项可以为56G SerDes设计中所需的主频率提供优化的69 fs(典型值)规格RMS相位抖动性能。Si5391是一款真正的100 fs以下“单芯片时钟树”解决方案,设计旨在从同一IC合成所有输出频率,同时满足56G PAM-4参考时钟抖动要求并留有余量。
Silicon Labs Si539x抖动衰减器提供业内领先的抖动性能和频率灵活性。这些超低抖动时钟旨在满足互联网基础设施的严格规范和高性能要求,可降低各种时钟应用的成本和复杂性。Si539x任意频率抖动衰减时钟能够从任意频率输入时钟产生任意频率输出时钟组合,同时提供业界领先的抖动性能(90 fs RMS相位抖动)。Si5395/Si5394/Si5392 P级器件为56G/112G SerDes时钟应用提供了最佳的抖动性能(69 fs RMS典型相位抖动)。
Silicon Labs 新型Si56x Ultra Series VCXO和XO系列产品非常适用于需要超低抖动振荡器的下一代高性能时钟应用。Si56x VCXO/XO可定制到最大3GHz的任意频率,支持两倍于之前的Silicon Labs VCXO产品的工作频率范围,且抖动减半。Si56x振荡器采用业界标准的5mm x 7mm和3.2mm x 5mm封装,提供单路、双路、四路和I2C可编程选项,与传统XO、VCXO和VCSO的引脚兼容并可直接替换。该系列器件的典型相位抖动低至90 fs。
Silicon Labs还为需要更高稳定性及长期可靠性的应用提供Si54x Ultra Series XO系列产品,例如光传输网络(OTN)、宽带设备、数据中心和工业系统等应用。Si54x XO专为56G设计而构建,其依靠四级脉冲幅度调制(PAM-4)信号进行串行数据传输,以增加每通道的比特率,同时保持带宽不变。使用Si54x XO作为低抖动参考时钟可以最大限度地提高信噪比(SNR)余量,最大限度地减少误码并提高信号完整性。Si54x系列产品具有最佳的性能,且典型相位抖动低至80 fs。
Silicon Labs新型时钟和Ultra Series振荡器已经量产。
相关技术资料:
- |
- +1 赞 0
- 收藏
- 评论 30
本文由进击的辣条转载自Silicon Labs,原文标题为:业界最全面的56G/112G SerDes时钟,本站所有转载文章系出于传递更多信息之目的,且明确注明来源,不希望被转载的媒体或个人可与我们联系,我们将立即进行删除处理。
评论
全部评论(30)
-
用户88666644 Lv8 2018-11-11好东西
-
微波器件 Lv5. 技术专家 2018-07-27不错
-
沉浮 Lv7. 资深专家 2018-07-25不错
-
王俊鹏 Lv4. 资深工程师 2018-07-24不错
-
billgor Lv4. 资深工程师 2018-07-24学习了
-
陈小六 Lv3. 高级工程师 2018-07-19学习
-
妍妍 Lv5. 技术专家 2018-07-12新产品不错
-
大欢哥 Lv7. 资深专家 2018-07-12这个可以
-
用户68909777 Lv5. 技术专家 2018-07-11支持!
-
dearlanglang Lv8. 研究员 2018-07-10支持
相关推荐
【产品】四路独立DSPLL超低抖动衰减器,简化设计复杂度
针对Si5347-B版本实际应用过程中碰到的Bug和客户提出的应用需求,Silicon Labs最新推出了一款可用于在8kHz~750MHz输入时钟抖动衰减时钟发生器Si5347-D,其实用的可编程延时调节、精准的缓变率调节及可配置的自由振荡模式等功能大大简化了系统设计的复杂度。
【产品】高性能的Si5334低抖动时钟发生器,输出时钟可独立配置频率及格式
Si5334是Silicon Labs推出的一款高性能的低抖动时钟发生器,接受外部参考时钟或晶振,并产生四个差分时钟输出,每个输出可独立配置为高达350MHz的任何频率,并可以选择最高为710MHz的频率。每个输出时钟可独立配置,以支持任何信号格式和参考电压。可用于以太网交换机,路由器,处理器,FPGA时钟,任何频率时钟转换,光纤通道,存储区域网和电信线卡等领域。
应用级抖动优化,低于 1 ps 的抖动衰减器无惧光网络挑战
采用Silicon Labs专利技术DSPLL的低抖动时钟IC——Si5374,具有极高的集成度,无需外部VCXO和环路滤波元件,最多能输出8路非整数相关,抖动低于1ps的时钟,完美契合OTN对时钟的要求。
【选型】Silicon Labs 时钟和振荡器芯片选型指南
目录- 计时解决方案 晶体振荡器(XO) 压控晶体振荡器(VCXO) 时钟发生器 时钟缓冲器 抖动衰减器 无线时钟 网络同步器
型号- SI56X,SI5382,SI5383,SI5380,SI5381,SI5386,SI5331X,SI5384,SI590,SI5315X,SI591,SI595,SI510,SI598,SI511,SI596,SI597,SI514,SI515,SI512,SI513,SI516,SI52142,SI52143,SI52144,SI51210,SI5394,SI5391,SI5392,SI5397,SI5332X,SI5395,SI569,SI54X,SI567,SI52111,SI52112,SI570,SI571,SI5344H,100G,SI53212,SI5332,SI53208,SI5330X,SI5335,SI53204,SI5334,SI5338,SI547,SI545,SI546,SI549,SL18860,SI5311X,SI5342,SL18861,SI5340,SI52208,SI5341,SI5346,SI52202,SI5347,SI5344,SI52204,SI5345,SI550,SI5348,SI554,SI552,SI5342H,SI5350,SI53306,SI5351,SI53102-AX,SI52212,SI5336X,SI561,SI562,SI560,SI565,SI566,SI564,SI51214,SI51211,SI51218,SI52146,SI52147,SI532,SI533,SI530,SI531,SI534,SI5334X,SI540,SI544,SI541,SI542
【应用】可编程任意频率时钟发生器Si5332简化了板级FPGA设计
Silicon Labs推出的Si5332任意频率的时钟发生器提供最高级别的集成,实现在 10/25/100G 数据中心、通信和工业应用程序中的完整时钟树整合。本文介绍了可编程时钟在FPGA设计中的应用
Si5376 4-PLL ANY-FREQUENCY PRECISION CLOCK MULTIPLIER/JITTER ATTENUATOR
型号- SI5376,SI5376B-A-BL,SI5376-EVB,SI5376B-A-GL
【经验】抖动衰减器Si5345如何匹配选择8K单端输入时钟信号?
Silicon Labs的Si5345的输入时钟最低频率刚好是8kHz信号,通常对于这个最低频率的处理,需要特别注意。很多应用时会直接采用直流耦合的方式进行匹配,但是对于Si5345来说,这个8k不能简单直接使用DC耦合。通常8kHz时钟信号在通信吕一般由两种,一种是正常的占空比40~60%之间的时钟信号,还有一种是占空比远远小于1%的窄脉冲时钟信号,这两种时钟信号的处理实际应用是完全不同的。
如何实现SI5342、SI5344和SI5345抖动衰减器锁相环动态调整?
Silicon Labs的超高性能抖动衰减器SI5342/SI5344/SI5345已经在通信客户中获得大量的应用。Silicon Labs SI5342/SI5344/SI5345时钟发生器内置Silicon Labs第四代专利锁相环DSPLL,自带I2C、SPI可编程接口,能够实现用户在线编程改变输出频率,实现在线调试和频率更新。本文讲述了实现抖动衰减器锁相环动态调整的方法步骤。
【经验】Silicon Labs Si5332任意频率时钟发生器的电源噪声抑制PSNR评估
Silicon Labs推出的Si5332任意频率时钟发生器通过提供独立的稳压器调节与隔离措施,可明显的提高电源噪声抑制性能。Si5332通过片上电源噪声调节模块(以及内置LDO模块)提供了出色jitter性能指标,在一定程度上减少了外围组件布置降低了使用成本。
Si5375 4-PLL ANY-FREQUENCY PRECISION CLOCK MULTIPLIER/JITTER ATTENUATOR
型号- SI5375,SI5375B-A-GL,SI5375B-A-BL,SI5375-EVB
Silicon Labs提供应用于航空航天/国防的高可靠、高精度时钟解決方案
Silicon Labs(芯科科技)是领先的芯片、软件和解决方案供应商,其可提供综合高性能的时钟产品解決方案来满足航空航天、国防应用对产品性能、可靠性以及精度的需求。其推出的任意频率时钟发生器、抖动衰减器、时钟缓冲器以及振荡器(XO/VCXO)抖动低、频率灵活。这些很容易为客户定制化的时钟产品解決方案能够简化设计、减少成本,同时还可以提高系统的可靠性和性能。
【应用】互联网基础设施(II)应用时钟设计人员选择Si534x抖动衰减器的三大原因
Silicon Labs的Si534x输出高性能抖动衰减器结合了第四代DSPLL和MultiSynth技术,帮助需要最高抖动性能的应用实现了任意频率时钟发生和抖动衰减。对于时钟树设计人员来说,使互联网基础设施(II)应用更简单、更快和更可靠是具有一定挑战性的。
Si5369 ANY-FREQUENCY PRECISION CLOCK MULTIPLIER/JITTER ATTENUATOR
型号- SI5369A-C-GQ,SI5369,SI5369D-C-GQ,SI5369C-C-GQ,SI5369B-C-GQ
【经验】秒懂噪声源时钟树——添加抖动衰减器动机及对时钟树抖动估计的影响探讨
在本单元秒懂时钟系列——噪声源时钟树第1部分案例,Silicon Labs将超越原型或“标准”时钟树。本文将对添加抖动衰减器的动机及其对时钟树抖动估计的影响进行讨论。
电子商城
现货市场
服务
可定制5G天线的尺寸、连接器种类、电缆类型,支持频率:700~960 MHz/1710~2700 MHz/3500~5850 MHz。
最小起订量: 500 提交需求>
可定制电感最大电流100A,尺寸最小7 x 7 x 3.0mm到最大35 x 34 x 15.5 mm,工作频率100KHZ ~ 2MHZ,感值范围:0.15 ~ 100uh;支持大功率电感,扁平线电感,大电流电感,高频电感,汽车电感器,车规电感,一体成型电感等定制。
最小起订量: 5000 提交需求>
登录 | 立即注册
提交评论