【经验】基于R-Car H3特殊的PCB叠层方案，车载域控制器中R-Car H3与LPDDR4之间的布线方法

时间： 2018-10-05 来源：世强

瑞萨R-Car H3处理器（SOC）是汽车域控制器专用SOC，它拥有1384个PIN，功能多、系统复杂，PIN密度很大而PIN间距很小，这些特点要求以它为载体的域控制器的PCB叠构是很特别的，本文中，笔者将以其特殊的PCB叠层方案为基础，分享车载域控制器中R-Car H3与LPDDR4之间的布线应用方案。

以R-Car H3为载体的域控制器叠层方案采用三阶10层HDI板（high Density Interconnection），其中L2/L4/L7/L9为信号层，L5/L6为电源层，其余为地层（GND）：

图1 三阶10层HDI叠构图

R-Car H3最大可带4片LPDDR4，它的内存PIN脚主要的分布跨度为8行（下图红框处），其余的大多为零星地脚和电源脚，根据其PIN序特点，4片LPDDR4的布局可按图3方案进行，R-Car H3和LPDDR4均放在L1层。

图2 R-Car H3 PIN脚分布图

图3 LPDDR4布局图

LPDDR4的电源平面可以放在L5也可以放在L6，很显然，放在L5可以更靠近LPDDR4/R-Car H3，路径更短，因此笔者决定把LPDDR4的电源平面布置在L5，平面大小必须覆盖它上下方的LPDDR4的走线范围，以避免跨参考。

DQ、DQS、CK（时钟CLK）、RESET、CS都是点对点的拓扑，而地址线控制线CKE、CA为一对二（每一根线从R-Car H3出来走一段靠近LPDDR4后变成两个分支分别输往2片LPDDR4），这里它们的拓扑为T型；根据R-Car H3中有关LPDDR4的PIN序特点，可将DQ放在L2/L4，DQS放在L4，CK放在L7，而CA/CKE/CS/RESET均放在L4/L7，汇总后如图4所示：

图4 LPDDR4电源/信号/控制/地址线的布线层

L2的布线值需要从L1元件层打激光孔到L2就可以在L2布线了，但L4层的走线则需要分三步走，因为激光孔一般最厚只能打穿3.5mils，意味着只能打穿一层铜箔和一层PP，所以L4的走线来源，首先需要L1打激光孔到L2，再从L2打激光孔到L3，再从L3打激光孔到L4，而L7的走线则在L4的基础上再多一步，即从L4经过埋孔到L7后走线。

这里需要注意的，刚才也讲了，因为是三阶HDI板，激光孔最厚只能打穿3.5mils，所以HDI的走线如果要满足50欧姆单端线以及100欧姆差分线的话其走线会比较细，线很细的话除了控制阻抗偏差比较难外，制造精度也是个难题，为了缓解此问题带来的困扰，R-Car H3有关LPDDR4上的单端线均定义为40ohm，差分线定义为80ohm，比传统阻抗的定义要小得多，从而加粗了走线宽度，给布线和制造带来了便利性，提高了产品的性能。

另外还需要特别注意的是，因为CKE和CA走的是T型拓扑，分支线等长，那在分叉处阻抗会发生突变，分支线不能再以40ohm的阻抗来走线了，以图5在L4层的CA走线为例，其阻抗为40ohm，但在红圆圈处分叉成两个分支后分别通往A片LPDDR4和B片LPDDR4，根据整体布线特点，两分支会在L1层走线（此时其下方L2层也有走线，这会导致上下方的L1和L2走线参考平面不完整，但因为这两分支走线比较短，故影响不大），那在红圈处的阻抗是两分支阻抗的并联，为了维持整条线阻抗的一致性，两分支的阻抗均需要走80ohm，两个80ohm并联后是40ohm，这才能跟L4层的走线阻抗保持一致，以保持信号的完整性，保证性能良好。