芯科Silicon Labs低抖动时钟芯片 | 晶体振荡器 | 压控振荡器 | 时钟发生器 | 时钟缓冲器
SILICON LABS(芯科科技)是领先的芯片、软件和解决方案供应商,在物联网、通信、互联网基础设施、工业自动化、消费电子和汽车市场都拥有领先的技术。
Silicon Labs时钟芯片,业界低抖动时钟,品类齐- 性能高-交期短,推荐Si53xx系列
可提供XO晶体振荡器、VCXO压控振荡器、Clock/JA Clock时钟发生器、Buffer时钟缓冲器齐全的时钟芯片类型。业界抖动性能最好的低抖动时钟芯片,最高支持50fs RMS Jitter。交期短,样品2周,货期4周。
· XO/VCXO晶体振荡器/压控振荡器,推荐Si53x,Si59x,Si51x系列
频率最高可达 1.5 GHz,超低抖动性能80fs RMS;支持双频、四频以及I2C可编程频点输出,可替换多个振荡器和多路复用器,从而提高产品的可靠性和性能并降低用户的BOM成本。
· Clock/JA Clock时钟发生器,支持任意频点定制的时钟发生器,推荐Si537x,Si533x系列
具有业界领先的抖动和功能整合性能,最大支持2.7GHz频点,典型50fs RMS抖动性能。支持任意多路频率输出,从而简化时钟合成并减少设计所需的计时组件数量。
提供超低附加抖动、低偏移时钟分配的时钟缓冲器;支持多种输入/输出信号格式,扩充用户的时钟路数,应用此时钟缓冲器,从而优化客户方案。
总体上来说,Silicon Labs低抖动时钟芯片,目前在通讯(光模块, 宽带接入, 路由器, 交换机等);数据中心(服务器, 存储器等);无线基础建设;工业(Audio/Video, 医学成像等)多个应用场景中,都已有客户开始研发使用。
在高速时钟设计FPGA中,推荐Silicon Labs JA Clock Si5338/Si5332;Silicon Labs XO/VCXO Si53x系列,Si535/ Si536/Si534/Si532/Si537,采用DSPLL技术不仅可以保证输出频率的长期稳定特性,提供较强的抗噪性能,快速、轻松地进行自定义,快速样品供货,高达 1.4 GHz 准确度为六位数的任意频点,可编程的晶振,大大缩短晶振频率重复定制时间。
.
在无人机图像传输应用中,推荐Si5342,基于DSPLL专利技术的超低抖动时钟芯片。其两路输出最高支持1028MHz时钟输出,抖动指标可以达到90 fs RMS jitter,达到业界最高水平。
在针对基站设备的多晶振、锁相环结构电路中,推荐Si5381/Si5282, 基于第四代的DSPLL技术的基站专用时钟芯片,提供了一个时钟树的单芯片Si5381/Si5282。
在100G光模块应用中,推荐Si5342H/44H时钟芯片,支持最高达2.7GHz的时钟信号输出,且最高支持4路高频率时钟输出,jitter可以减少到50fs以内,有效节省布板空间,获得更优化的时钟设计裕量,优化时钟树设计架构。
世强元件电商作为Silicon Labs官方授权分销商,可供应Silicon Labs专门为用户提供定制及通用的产品,包括高性能混合信号的微控制器产品、时钟芯片及晶振、隔离及电源产品、音视频产品、无线产品等,以及创新解决方案、Demo支持和技术服务。
更多Silicon Labs时钟芯片(低抖动时钟)新产品新技术、选型经验和研发经验:
【选型】Silicon Labs 时钟芯片和振荡器芯片选型指南 详情>>>
【选型】怎样为FPGA设计选择一款合适的XO 详情>>>
【应用】100G光模块高速率数据准确转换的时钟树(低抖动时钟)解决方案 详情>>>
基站设备设计的专用时钟芯片(低抖动时钟) 详情>>>
【产品】多路低抖动时钟芯片助力超高速网络发展 详情>>>
- |
- +1 赞 0
- 收藏
- 评论 6
本文由Yellow提供,版权归世强硬创平台所有,非经授权,任何媒体、网站或个人不得转载,授权转载时须注明“来源:世强硬创平台”。
评论
全部评论(6)
-
用户55565384 Lv4. 资深工程师 2022-08-19学习了
-
MISSSEVEN Lv6. 高级专家 2018-12-20学习了
-
我的名字 Lv7. 资深专家 2018-12-14学习学习
-
伍伍 Lv7. 资深专家 2018-12-14学习学习
-
唉吆喂 Lv7. 资深专家 2018-12-13很有用,支持
-
jishizhong Lv9 2018-11-14收藏了,可以用
相关推荐
5G通信时钟芯片选型参考 | 品类齐交期短的Silicon Labs芯科时钟芯片
芯科科技Silicon Labs时钟芯片代理商世强,提供Silicon Labs时钟芯片参数选型服务,芯科时钟芯片供应服务,芯科5G通信时钟芯片资料。芯科科技Silicon Labs 5G通信时钟芯片,是业界低抖动5G通信时钟芯片,包括XO/VCXO振荡器、Clock/JA Clock时钟发生器、Buffer时钟缓冲器。推荐Si53xx系列,Si5342H,Si5344H,Si5347。
一款适合IEEE 1588V2的专用时钟芯片
Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348,这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求,完美实现IEEE 1588 V2协议。
【成功案例】SI52112双路PCIE时钟芯片在工业通信中的应用,支持PCIE1.0,2.0,3.0
在工业通信中CPU和交换芯片通常采用PCIE接口,就需要两对100M的差分时钟,我们在选取双路PCIE时钟时需要考虑稳定性,价格,货期,对比了IDT,Pericom,最后选取Silcon labs的SI52112。SI52112双路PCIE时钟芯片,支持PCIE1.0,2.0,3.0,具有低功耗HCSL差分输出缓冲器,具有很低的EMI,工业级温度,在-40~+85度下可靠运行,具有小尺寸封装。
【经验】无线时钟芯片SI5386的XAXB_ERR告警问题如何解决?
SI5386是Silicon Labs公司一款经典的无线时钟芯片,日前某客户在使用SI5386时,碰到了一则XA/XB的告警问题,问题现象是使用SPI接口对SI5386做初始化后,检查输出端没有正常时钟输出。本文就将分析并解决该问题。
【产品】抖动率低至0.3ps的去抖时钟芯片Si5326在光模块中的应用
去抖是光模块接收中极其重要的设计之一。Silicon labs的去抖时钟芯片Si5326采用DSPLL专利技术,输出频率抖动最小可以达到0.3ps,因此常被用于光模块接收器当中用来做去抖设计。
【经验】无线去抖时钟芯片Si5386相邻输出信号串扰问题解决方法
Si5386是Silicon Labs公司推出的无线去抖时钟芯片,被广泛应用于电信传输网、基站、数据中心等。在实际应用中,通过Clock Builder Pro软件对SI5386输出时钟配置时,如果相邻输出之间带宽小于20MHz,会有警告提示存在输出串扰问题。本文详细介绍这个问题的解决方案。
【经验】无线时钟芯片SI5386的free run和holdover功能应用注意事项
SI5386是Silicon Labs一款非常经典的无线时钟芯片,已经在多个基站设备(如RRU)中有大量的成熟应用。日前有工程师反馈一则holdover功能问题,记录频率数据时出现了接近200Hz的频点偏差。本文将具体分析并解决该问题。
【经验】Silicon Labs时钟芯片Si5332更改时钟输出频率的方法
Silicon Labs推出的Si5332任意频率的时钟发生器提供最高级别的集成,实现在 10/25/100G 数据中心、通信和工业应用程序中的完整时钟树整合。该芯片输出频率范围为5~ 333.33 MHz,具有 175fs 典型值的抖动性能,根据封装不同有 6路、8路、12路-时钟输出。它既可以工厂预先编程,也可以通过I2C接口,进行系统内编程。
【产品】更适合IEEE 1588设计的超低抖动时钟芯片SI5388/SI5389
Silicon Labs在充分调研了各大设备商的IEEE 1588产品设备后,实时发布了另外一款支持最新IEEE 1588协议的时钟芯片SI5388/SI5389,并且在全球主流的通信设备厂家配合Xilinx、Intel等平台进行了完整的同步测试。
【经验】去抖时钟芯片SI5347的软复位寄存器应用注意事项
SI5347是Silicon Labs公司的去抖时钟芯片,SI5347裸片上电时需要初始化,在使用中也经常进行时钟的实时调整,因此会使用到软复位以使配置生效。不过有些场合功能寄存器修改是不需要进行软复位就生效的,本文就主要分析这两种情况。
【经验】Silicon Labs时钟芯片Si5332写入配置寄存后无频率输出解决方法
Si5332是Silicon Labs公司推出的任意频率的时钟发生器,被广泛应用于消费电子、电信传输网、基站、数据中心等。该芯片输出频率范围为5~333.33 MHz,具有175fs典型值的抖动性能,同时该芯片具有任意频点输出、可内置多组频率计划等特点。在应用中,Si5332在写入配置寄存器后,没有频率输出,该如何解决呢?本文将详细讲解。
【经验】Silicon Labs时钟芯片Si5335型号定制方法
Silicon Labs 时钟发生器Si5335输出可配置多达四个输出频率,范围为1~350MHz,单一型号可以最多指定3个唯一的器件配置,因此Si5335可以代替3个独立时钟发生器或缓冲器.此外,易于使用的ClockBuilder Pro配置实用工具,使si5335成为业界最容易定制的时钟解决方案,本文将重点介绍型号定制的方法。
【经验】超低相位噪声抖动衰减时钟芯片Si5382如何输出同步使能?
Si5382是Silicon Labs超低相位噪声抖动衰减时钟芯片,为每个输出端口时钟提供单独的使能OE控制bit位和外部全部输出使能控制引脚,没有可以同时控制其中几个输出使能的引脚或者寄存器。本文将具体说明如何解决同步使能。
一个使用无线专用去抖时钟芯片Si5386配置JESD204B接口时钟延时的应用案例
Silicon Labs公司的无线专用去抖时钟芯片Si5386集成DSPLL核心技术的JESD204B去抖时钟芯片,广泛用于无线基站设备中,用来消除由于离散的VCXO和环路滤波器组件带来的额外噪声。本案例就是一个实现4对延时调节功能JESD204B的DCLK/SYSREF配置的例子。
【经验】与FPGA配合的时钟芯片Si5386怎么会失锁呢?
在小基站的AU端设备中,Silicon Labs公司的时钟芯片Si5386替换AD9528。通电正常工作,但是过了一段时间后,发现时钟失锁,然后再正常工作。这是怎么回事呢,难道Si5386有问题?对比AD9528和Si5386的触发逻辑发现,AD9528是高电平有效,而Si5386是低有效。在与Fpga的配合中要注意两者的区别,如果是用si5386替换ad9528,一定要注意更改FPGA的相关程序
电子商城
现货市场
品牌:SKYWORKS
品类:HIGH-FREQUENCY, ULTRA-LOW JITTER ATTENUATOR CLOCK WITH DIGITALLY-CONTROLLED OSCILLATOR
价格:¥365.2522
现货:173
服务
可支持TI AM335x/AM5718 和NXP iMX6/iMX8芯片定制核心板和计算单板;支持NXP iMX6核心模组X / F / H系列、TI AM335x核心模组X / N / H系列,与兼容的底板组合定制单板计算机。
最小起订量: 1pcs 提交需求>
世强深圳实验室提供Robei EDA软件免费使用服务,与VCS、NC-Verilog、Modelsim等EDA工具无缝衔接,将IC设计高度抽象化,并精简到三个基本元素:模块、引脚、连接线,自动生成代码。点击预约,支持到场/视频直播使用,资深专家全程指导。
实验室地址: 深圳 提交需求>
登录 | 立即注册
提交评论