【经验】65W通用输入适配器电源的低空载功耗、高效率方案：单片离线式开关IC TOP266V

本文讲述Power Intagrations推出的TOPSwitch-JX系列单片离线式开关IC TOP266V在低空载功耗、高效率的65 W通用输入适配器电源中的应用。

图1所示电源电路的交流输入范围为90 VAC到264 VAC，输出为 19 V, 3.42 A，适用于在密闭的适配器壳体内工作。本设计的目标是实现最高满载效率、最高平均效率（在25%、50%、75%和 100%负载点的平均值）以及超低空载功耗。此外，还应具备锁 存输出过压关断功能，并符合安全机构的功率受限电源(LPS)的 限值要求。所测得的效率和空载性能汇总在电路图表格内，这些 数据可轻松超出现行能效要求。 为达到上述设计目标，特此制定了以下设计要点。 

图1. 低空载功耗、高效率的19 V、65 W通用输入适配器电源

PI元件的选择 

• 选择可提供高于所需输出功率的更大器件，以提高效率。 

TOPSwitch-JX的流限设定功能允许选择可提供高于所需输出功 率的更大器件。这样可通过降低MOSFET导通损耗(IRMS 2 x RDS(ON)) 来实现高满载、低输入电压效率，但同时可保持过载功率、变 压器和其他元件大小不变，如同使用了较小的器件。 

在本设计中，选用的器件尺寸比输出功率（功率表中的推荐值） 所需的器件尺寸更大。这样通常可实现最高效率。再继续增大器 件尺寸，通常会取得同样的效果，或降低效率（MOSFET越大， 带来的开关损耗越大）。 

线电压检测电阻值 

• 将线电压检测电阻值从4 MΩ增加到10.2 MΩ，空载输入功耗 可降低16 mW。 

线电压检测通过电阻R3和R4来实现，可设定输入欠压和过压阈 值。这两个电阻的总值从标准的4 MΩ增加到10.2 MΩ。这样可降 低电阻耗散，从而将空载输入功率从~26 mW降低到~10 mW。 为补偿UV（导通）阈值的最终差值，在控制和电压监测引脚之 间添加电阻R20。这给V引脚增加了相当于~16 μA的DC电流，此 时只需通过R3和R4提供9 μA电流即可达到25 μA的V引脚（导通） 阈值电流，并将UV阈值设置到95 VDC。 

这种技术方法在将最终OV阈值从~450 VDC提升到~980 VDC时 确能有效禁用OV功能。不过这对本设计并无影响，因为在本设 计中，输入电容值(C2)足能承受大于2 kV的差模浪涌，不会使漏 极电压达到U1的BVDSS额定值。 

箝位配置 – RZCD与RCD比较 

• 选择RZCD（齐纳二极管泄放）而不是RCD箝位，可实现更高 的轻载效率和更低的空载功耗。

VR2、C4、R5、R6、R11、R28、R29及D2共同构成箝位 电路。该电路可将漏感引起的峰值漏极电压尖峰控制到内置 TOPSwitch-JX MOSFET的BVDSS额定值以下。用这种设计取代标 准的RCD箝位可提高轻载效率和空载输入功率。 

在标准RCD箝位中，C4会通过一个并联电阻而不是一个电阻 和串联齐纳二极管来进行放电。在RCD箝位中，选取的电阻值 用来限制满载和过载条件下的峰值漏极电压。但在轻载或空载 条件下，由于漏感能量和开关频率都已下降，因此该电阻值会 导致电容电压大量放电。由于电容在每个开关周期都必须重新 充电，直至超过反射输出电压，因此电容电压降低即表示能量 损耗。这样会使箝位损耗表现为一个显著负载，好像它与电源 输出端相连。 

RZCD箝位可解决上述问题，因为它可将电容上的电压放电控制 在最小值以下（由VR2的额定电压值定义），从而降低轻载和空 载条件下的箝位损耗。 

电阻R6和R28用来衰减高频率振铃，从而降低EMI。由于电阻 与VR2串联（限值峰值电流），因此可使用标准功率齐纳二极管 而不是TVS型二极管来降低成本（不过，TVS型二极管的选用取 决于SMD封装版本的供货情况）。选用的二极管D2有800 V的额 定电压，而不是典型的600 V，因为前者反向恢复时间更长，达 500 ns。这样，在二极管反向恢复期间可使箝位恢复部分能量， 从而提高效率。在使用SMD元件时，可并联多个电阻以分散 损耗。 

反馈配置 

• 与光耦晶体管共同形成的达林顿连接，可减小次级侧反馈电 流，从而降低空载输入功率。 

• 次级侧上使用的低压、低电流电压参考IC，可减小次级侧反 馈电流，从而降低空载输入功率。 

• 在空载、高输入电压条件下，将偏置绕组电压调至~9 V，可降 低空载输入功率。 

在高输入电压条件下，反馈到控制引脚上的反馈电流通常为 ~3 mA。该电流不仅来自偏置绕组（C10上的电压），而且还直 接来自输出。二者均代表电源输出端的负载。要降低偏置绕组 在空载条件下的损耗，需调整偏置绕组匝数和C10的值，使C10 上的最小电压约为9 V。这是保持对光耦器偏置供电的最低值。 在电路中增加Q2，使其与U3B形成达林顿连接，以降低次级侧 反馈电路的损耗。这样可以将次级侧上的反馈电流减小到 ~1 mA。增加的环路增益（由于晶体管的直流放大系数hFE）通过 增大R16的值和添加R25进行补偿。用1.24 V LMV431替换标准 的2.5 V TL431参考电压，将供电电流要求从1 mA降低到100 µA。 

输出整流管的选择 

• 为输出整流管选用高额定电流、低VF 的肖特基整流二极管。 

为D5选用15 A、100 V的双向肖基特整流二极管（VF 值为0.455 V @5 A）。这比降低阻性损耗和正向电压损耗要求的额定电流值 要高，目的在于同时改善满载和平均效率。由于TOPSwitch-JX 内置MOSFET的额定电压较高，可使变压器初级与次级匝数比 较高(VOR = 110 V)，因此需要使用100 V的肖基特二极管。 

增强的输 出过压关断敏感性 

• 通过添加晶体管Q1和VR1来增强过压关断敏感性。 

在开环条件下，输出电压以及偏置绕组电压将会上升。当电压 上升到超过VR1的电压与VBE压降总和时，Q1将会导通，电流馈 入V引脚。添加Q1可确保流入V引脚的电流即使在以下条件下都 足以超过锁存关断阈值：电源在低输入电压下工作时输出达到 满载（因为在此条件下，输出电压过冲相对较小）。 

输出过载功率限制可通过X引脚的流限设定功能以及R7、R8和 R9来实现。电阻R8和R9随着输入电压的升高来降低器件流限， 取得相对平坦的过载功率曲线，这低于100 VA功率受限电源(LPS) 的限值要求。为了在单一故障情况下（如R8开路）仍能满足这 一限值要求，也可利用过载期间出现的偏置电压上升来触发锁 存关断。 

极低空载功耗、高效率的30 W通用输入敞开式电源 

下图2所示电源电路的交流输入范围为85 VAC到265 VAC，输 出为12 V, 2.5 A。本设计的目标是实现最高满载效率、最高平均 效率（在25%、50%、75%和100%负载点的平均值）以及超低 空载功耗。此外，还应具备锁存输出过压关断功能，并符合安 全机构的功率受限电源(LPS)的限值要求。实际效率和空载性能 已汇总在电路图中的图表中，可轻易超出电流能效要求。 为达到上述设计目标，特此制定了以下设计要点。 

PI元件的选择 

• 环境温度为40 °C，允许使用尺寸小于功率表中的指定值的 器件。 

本设计中选用的器件是基于功率表（表1）中“PCB散热”栏下 的85-265 VAC、敞开式参数。出于规定环境温度为40 °C（功率 表中假设为50°C）以及PCB铺铜区域和器件散热片布局的考 虑，本设计选用的器件尺寸较小（选用TOP266V，而不是TOP267V）。随后测得的散热和效率数据证实了这一选择的正 确性。器件在环境温度40 °C、85 VAC、47 Hz（最差情况）的满 载条件下的最高温度为107 °C，并且平均效率超过能源之星和 EuP Tier 2要求的83%。

变压器磁芯的选择 

• 在132 kHz的开关频率下，可选择更小的磁芯以降低成本。 

磁芯的尺寸与开关频率成函数关系。选择132 kHz的高开关频率， 就可以使用更小尺寸的磁芯。高开关频率不会给TOPSwitch-JX 设计的效率带来不良影响，这是因为与分立式MOSFET相比， 该器件的漏极-源极电容(COSS)较小。 

线电压检测电阻值 

• 将线电压检测电阻值从4 MΩ增加到10.2 MΩ，空载输入功 耗可降低16 mW。 

线电压检测通过电阻R1和R2来实现，可设定输入欠压和过压阈 值。这两个电阻的总值从标准的4 MΩ增加到10.2 MΩ。这样可降 低电阻耗散，从而将空载输入功率从~26 mW降低到~10 mW。 为补偿UV阈值的最终差值，在控制和电压监测引脚之间添加电 阻R12。这给V引脚增加了相当于~16 µA的DC电流，此时只需通 过R1和R2提供9 µA电流即可达到25 µA的V引脚阈值电流，并将 UV阈值设置到约95 VDC。 

这种技术方法在将最终OV阈值从~450 VDC提升到~980 VDC时 确能有效禁用OV功能。不过这对本设计并无影响，因为在本设 计中，输入电容值(C3)足能承受大于1 kV的差模浪涌，不会使漏 极电压达到U1的BVDSS额定值。 

箝位配置 – RZCD与RCD比较 

• 选择RZCD（齐纳二极管泄放）而不是RCD，可实现更高的轻 载效率和更低的空载功耗。 

VR1、C4、R5及D5共同构成箝位电路。该电路可将漏感引起的 峰值漏极电压尖峰控制到内置TOPSwitch-JX MOSFET的BVDSS额 定值以下。用这种设计取代标准的RCD箝位可提高轻载效率和 空载输入功率。 

在标准RCD箝位中，C4会通过一个并联电阻而不是一个电阻和 串联齐纳二极管来进行放电。在RCD箝位中，可选择R5电阻值 来限制满载和过载情况下的峰值漏极电压。但在轻载或空载条件 下，由于漏感能量和开关频率都已下降，因此该电阻值会导致电 容电压大量放电。由于电容在每个开关周期都必须重新充电，直 至超过反射输出电压，因此电容电压降低即表示能量损耗。这样 会使箝位损耗表现为一个显著负载，好像它与电源输出端相连。 

图2. 极低空载功耗、高效率的12 V, 30 W通用输入适配器电源 

RZCD箝位可解决上述问题，因为它可将电容上的电压放电控制 在最小值以下（由VR1的额定电压值定义），从而降低轻载和空 载条件下的箝位损耗。齐纳二极管VR1表现为一种高峰值功耗 TVS二极管，但是由于元件中会出现低峰值电流，也可选用低成 本的标准齐纳二极管。 

在许多设计中，可以使用小于50 Ω的电阻与C4串联，实现高频 率振铃衰减和EMI性能提升，但在本设计中没有必要。 

反馈电路配置 

• 采用高CTR光耦器来减小次级偏置绕组电流和空载输入 功率。 

• 次级侧上使用的低压、低电流电压参考IC，可减小次级侧反 馈电流和降低空载输入功率。 

• 在空载、高输入电压条件下，将偏置绕组电压调至~9 V，可降 低空载输入功率。 

在高输入电压条件下，反馈到控制引脚上的反馈电流通常为 ~3 mA。该电流不仅来自偏置绕组（C10上的电压），而且还直 接来自输出。二者均代表电源输出端的负载。 

要降低偏置绕组在空载条件下的损耗，需调整偏置绕组匝数 和C7的值，使C7上的最小电压约为9 V。这是保持对光耦器偏置 供电和维持输出调节的最低值。 

为降低次级侧反馈电路的耗散，本设计使用了一个高CTR （CTR为300 – 600%）光耦器。这样可将次级侧的光耦LED电 流从~3 mA减小到<~1 mA，从而降低输出上的有效负载。 用1.24 V LMV431替换标准的2.5 V TL431参考电压，将该元件 的供电电流要求从1 mA降低到100 µA。 

输出整流管的选择 

• 采用高VOR值后可使用60 V肖特基二极管，以提高效率和降低 成本。 

TOPSwitch-JX具有725 V的高BVDSS额定值（典型功率MOSFET的 额定值为600 V或650 V），因此可提高变压器的初级与次级匝 数比（反射输出电压或VOR）。这样可以降低输出二极管的电压 应力，允许使用成本效益更高的60 V（相对于80 V或100 V）肖 特基二极管。低压二极管正向电压降的减小可提升电源效率。 选用两个轴向5 A, 60 V肖特基整流二极管进行并联，以降低成本 和提高效率。这与在散热片上安装一个大电流TO-220封装二极 管相比，不仅可以使该二极管通过PCB散热以降低成本，还可以 保持效率不变。对于这种配置的建议是：将每个二极管的额定电 流值都设为输出电流的两倍；两个二极管共用一个阴极PCB区 域，以使它们的温度保持一致。实际上，这两个二极管的电流分 流效率非常高，通过监测其各自的温度可以证明这一点。 

输出电感后级滤波器软结束 

• 使用电感L2可实现输出软结束和省去一个电容。 

为防止启动时发生输出过冲，L2上的电压用于提供软结束功能。 L2上的电压超过U2A和D10的正向压降时，电流会流经光耦LED 并对初级侧提供反馈。这种设计可限制输出电压的上升率， 直到它达到稳压为止，它还可省去通常置于U3的电容，仍能提 供同样的功能。