【应用】基于SI5383网络同步时钟的BBU时钟同步设计方案
与其它基站设备同步需求一样,BBU的同步也利用GPS等长期稳定性好的时钟源校准精度较高的本地时钟源,将GPS的长期稳定特性与本地晶振的短期稳定性结合,提供高稳定可靠的系统同步时钟、工作时钟,实现频率和相位精准同步。BBU传统的方案是将本地TCXO/OXCO的通过频率合成并利用GPS的1PPS信号驯服,需要DDS频率合成器芯片和提供算法的FPGA芯片协同完成,还需要PLL芯片(可以自己搭建),系统较为复杂,准确性还需要考虑FPGA的算法优化程度。
如果能够有一款高性能集成数字环路的时钟芯片,利用GPS或者北斗等特性好的时钟源作为数字锁相环参考源,数字环路产生校准后的高精度系统时钟通过系统时钟分配后产生与1PPS同步的时钟信号,实现频率同步和相位的同步要求,可以极大的节省成本,降低复杂度。
SILICON LABS的高性能同步时钟芯片SI5383就是这样一款高性能时钟处理芯片。下图是基于SI5383的时钟同步方案。
图1 基于SI5383的同步方案
利用SI5383的内部DSPLL完成对同步参考时钟的1pps的锁定,输出所需要的系统时钟(常用的20.48MHz),系统同步信号2PPS由CPLD产生输出。CPU通过I2C或者SPI可编程接口完成对SI5383的设置,由SI5383完成同步时钟的算法计算并锁定,不同于传统的DDS频率合成结合FPGA的算法需求,去掉了FPGA的复杂算法设置,节俭电路和节省成本。该方案OCXO/TCXO只是作为参考信号,短期特性不会影响到系统时钟同步特性,实测相位同步可以精确到us级别,性能非常优良。
SI5383的其它优良特性:
1.参考时钟输入范围:1PPS、8kHz~750MHz。输出时钟范围:1PPS、100Hz~718.5MHz。可以处理的时钟范围较为广泛。
2. 内置有多个个DSPLL环路,环路带宽1mHz~4kHz可调。其中DSPLLB环专门用于处理同步时钟,其它环路可以作为任意时钟发生器或者抖动衰减器使用。满足设备的多种时钟需求。
3. 支持保持模式、free run模式,且随输入源变化自动切换。
4. 芯片集成LDO,降低电源需求,节省成本。
- |
- +1 赞 0
- 收藏
- 评论 0
本文由火芯人提供,版权归世强硬创平台所有,非经授权,任何媒体、网站或个人不得转载,授权转载时须注明“来源:世强硬创平台”。
相关推荐
【应用】大普通信1588时钟芯片ACS9522用于5G小基站,内嵌包过滤算法,BMCA及时钟管理
本文推荐在小基站BBU和Rhub\pRRU传输数据时同步信号可采用大普通信推出的1588时钟芯片ACS9522,内嵌包过滤算法,BMCA及时钟管理;内嵌处理器,专门处理PTP;不受CPU负载及多任务处理影响;配合PTP功能或单独频率生成。
【应用】芯科科技提供基于Xilinx 处理器+Si5388/9时钟芯片的IEEE1588整体解决方案,助力5G开发
为了满足5G网络对每个节点更高的时钟同步要求,IEEE1588时钟协议也成为了5G网络上各个节点的必备需求。芯科科技推出了自己的基于Xilinx 处理器(1588 stack)加 Si5388/9(servo)的1588的整体解决方案。芯科科技把自己的Servo部分控制协议固化到自己的Si5388芯片中,同时借用了Xilinx的FPGA来运行自己的ToD部分的处理协议。
【应用】一种基于SI53301时钟芯片的光传输设备线卡应用方案
Silicon Labs时钟芯片SI53301相对的附加抖动仅为45fs,因此只要输入源(一般是XO)的抖动指标不高的话,不会引入过大的额外相位噪声。SI53301自带分频功能,在某种程度上可以代替实现PLL的部分功能,SI53301支持2分频和4分频,有两个输出Bank,每个Bank分别对应DIVA和DIVB分频器。
一款适合IEEE 1588V2的专用时钟芯片
Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348,这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求,完美实现IEEE 1588 V2协议。
【产品】抖动率低至0.3ps的去抖时钟芯片Si5326在光模块中的应用
去抖是光模块接收中极其重要的设计之一。Silicon labs的去抖时钟芯片Si5326采用DSPLL专利技术,输出频率抖动最小可以达到0.3ps,因此常被用于光模块接收器当中用来做去抖设计。
大普技术凭借其5G基站高稳时钟,荣获“国家级制造业单项冠军企业”
广东省工信厅公布了国家第八批制造业单项冠军企业名单,大普技术凭借其在5G基站高稳时钟领域的创新技术、先进制造和工艺、卓越品质以及市场占有率全球领先,跻身“英雄榜”,从专精特新“小巨人”企业跃升为“国家级制造业单项冠军企业”。
【经验】Silicon Labs时钟芯片Si5332更改时钟输出频率的方法
Silicon Labs推出的Si5332任意频率的时钟发生器提供最高级别的集成,实现在 10/25/100G 数据中心、通信和工业应用程序中的完整时钟树整合。该芯片输出频率范围为5~ 333.33 MHz,具有 175fs 典型值的抖动性能,根据封装不同有 6路、8路、12路-时钟输出。它既可以工厂预先编程,也可以通过I2C接口,进行系统内编程。
【产品】更适合IEEE 1588设计的超低抖动时钟芯片SI5388/SI5389
Silicon Labs在充分调研了各大设备商的IEEE 1588产品设备后,实时发布了另外一款支持最新IEEE 1588协议的时钟芯片SI5388/SI5389,并且在全球主流的通信设备厂家配合Xilinx、Intel等平台进行了完整的同步测试。
以5G基站为“主战场”,时钟产品助力数字化生活
通信是万物的基础,而时钟则是通信的基石。作为全球领先的全等级高稳时钟、多品种时钟芯片、射频器件及整体时钟产品解决方案的供应商,大普技术的时钟产品已广泛应用于通信设备、卫星导航定位、汽车电子等领域。在这个竞争激烈的市场中,大普技术以其深厚的技术积累和卓越的产品质量,成功地脱颖而出。
【选型】三点关键因素决定5G基站时钟选择SI5386A-E-GM还是LMK04828
Silicon Labs SI5386A-E-GM集成DSPLL核心技术的JESD204B去抖时钟芯片,广泛用于5G基站设备中。SI5386A-E-GM和LMK04828都是目前比较主流的无线时钟发生器,但是相对于SI5386A-E-GM来说,LMK04828部分性能、应用特点是无法媲美的。
胜金微电子授权世强硬创,代理高端时钟芯片全系列产品
随着信息与通信技术行业的快速发展,下游应用的时钟芯片需求也随之增长,其应用市场逐步扩展至汽车电子、仪器仪表、储能、消费等领域,但国内时钟芯片产品可选择较少,国产替代率低。 为给客户提供高质量、高性价比、性能优异的国产时钟芯片产品,2023年8月10日,杭州胜金微电子有限公司(下称“胜金微电子”)与世强先进(深圳)股份有限公司(下称“世强先进”)签署合作协议,共同为下游终端应用客户提供高端时钟芯片全
时钟芯片SMST5351优势解读
时钟芯片SMST5351优势解读SMST5351并非传统意义上的“时钟计数芯片”,它本质上是一个信号转换器件,业内又称“时钟发生器”。SMST5351主要应用于:激光测距仪、音视频会议系统、监控图传、激光打印、机器人、商业储能、小基站、网关、服务器等,应用可谓是极为广泛。
芯科Silicon Labs低抖动时钟芯片 | 晶体振荡器 | 压控振荡器 | 时钟发生器 | 时钟缓冲器
芯科科技Silicon Labs时钟芯片代理商世强,提供Silicon Labs低抖动时钟芯片参数选型服务,芯科低抖动时钟芯片供应服务,芯科低抖动时钟芯片资料。业界抖动系数超低的低抖动时钟芯片,包括XO/VCXO晶体振荡器/压控振荡器、Clock/JA Clock时钟发生器、Buffer时钟缓冲器。推荐Si53xx系列,Si5342H,Si5344H,Si5347,Si5332,Si5381。
【经验】Silicon Labs时钟芯片Si5335型号定制方法
Silicon Labs 时钟发生器Si5335输出可配置多达四个输出频率,范围为1~350MHz,单一型号可以最多指定3个唯一的器件配置,因此Si5335可以代替3个独立时钟发生器或缓冲器.此外,易于使用的ClockBuilder Pro配置实用工具,使si5335成为业界最容易定制的时钟解决方案,本文将重点介绍型号定制的方法。
赛思拥有领先国内时频领域的核心技术,推出高集成度和小尺寸的同步时钟芯片和TCXO等产品,满足5G小基站设计需求
赛思拥有领先国内时频领域的核心技术, 在5G基站中可以提供完整端到端的时钟产品及解决方案, 包括但不限于IEEE1588同步时钟芯片、 时钟发生器、 时钟缓冲器、 OCXO/TCXO等。
电子商城
现货市场
服务
配备KEYSIGHT网络分析仪,可测量无线充电系统发射机/接收机线圈的阻抗,电感L、电阻R、电感C以及品质因数Q,仿真不同充电负载阻抗下的无线充电传输效率。支持到场/视频直播测试,资深专家全程指导。
实验室地址: 深圳 提交需求>
配备是德信号分析仪和网络分析仪,测试范围DC-9GHZ,可测试确定干扰源的频率,某频段的干扰功率,准确得到谐波功率和杂散频点测试。支持到场/视频直播测试,资深专家全程指导。
实验室地址: 深圳/苏州 提交需求>
登录 | 立即注册
提交评论