【经验】湖南进芯电子从F2833x移植到AVP32F335工程概要应用指导

1.概述

本文档将重点阐述湖南进芯电子的AVP32335的使用，方便客户了解芯片的特性和使用方法。如用户对具体功能模块有进一步了解需要，可查阅相应产品规格书。

2.芯片使用建议

2.1竞品差异性对比

2.2 Flash使用说明

2.2.1 Flash使用概述

Flash中存取单元如图1结构，存取单元中的数据与Floating gate的电荷量有关的，没有电荷时读出值为1，有适量的电荷量读出值为0。

Floating gate在存取单元的初始状态时，没有电荷（Erase之后的状态）Program时，Control gate和Drain都施加较高电压，将电荷注入Floating gate；Erase时，Substrate加高电压，Control gate施加负电压，释放Floating gate中电荷。为保证注入适量电荷和释放所有电荷都需要足够的时间。

AVP32F335所使用的Flash为宏力提供，该Flash的Program和Erase注入和释放电荷的时间是通过系统时钟计数来保证。计数值是按照系统时钟50MHz为基准。 

每次Program和Erase都会有回读校验，如果Program和Erase不通过，会重复Program和Erase。频率过高时，一次Program和Erase不成功（冲放电荷时间不够），会导致多次Program和Erase，可能会刚好落入中间状态，读出值不稳定（如图2）。如果频率过低，每次Program和Erase时间太长，可能会导致过Erase和过Program状态。

图2说明：如果每次Program或Erase需要6-7.5μs，频率在正常范围时一个脉冲就能够满足；当频率过高时，可能需要多个脉冲，但是当执行两个脉冲后（冲放电荷时间累计5μs），Flash的存取单元处在一个边沿状态（有一定的电荷但是电荷量不够，或者释放了部分电荷但是没有完全释放），读出的数据可能是正确的，但是并不稳定，导致其不会进行第三次Program或Erase。

2.2.2API替换 

AVP32F335在进行FLASH擦除、编程时，需将CCS中TI提供的API文件替换。

 .out文件替换方法： 

CCS8.3版本替换路径：将路径C:\ti\ccsv8\ccs_base\c2000\flashAlgorithms（根据实际安装路径选择）中的文件“FlashAPIInterface28335V2_10”备份后，再将.out文件移入该路径下并命名为“FlashAPIInterface28335V2_10”，即可进行FLASH擦除、编程。 

CCS3.3版本替换路径：将路径C:\CCStudio_v3.3PLA\plugins\Flash28xx\Algorithms\28335（根据实际安装路径选择）中的文件“FlashAPIInterface28335V2_10”备份后，再将.out文件移入该路径下并命名为“FlashAPIInterface28335V2_10”，即可进行FLASH擦除、编程。 

其他版本的CCS做类似修改

.lib文件替换方法

在用户的应用程序中，替换.lib文件，并且保持文件名与TI的一致。芯片丝印号与API对应如下表1。

说明： 

1.为了满足宏力Flash的时序要求，修改了.out文件与.lib文件中的延时信息。 

2.在.out文件中对LDO进行了修调， FlashAPIInterfaceAVP32F335_A1.out与FlashAPIInterfaceAVP32F335_A.out分别对应改版后与改版前的芯片。

2.2.3工作频率（必须在此频率下工作） 

Flash program和Erase之前，Fsys<=150MHz 

Flash program和Erase时，45MHz<=Fsys<=60MHz Flash 

唤醒时，Fsys<=50MHz 

Fsys为系统时钟频率 

2.3芯片供电及上、下电时序 

与F28335类似，AVP32F335在芯片封装定义上同样支持双电源供电，即3.3V与1.8或1.9V。与F28335不同，AVP32F335内部增加一级LDO，将外部输入1.8V或1.9V转换1.65V供给到内核（其中寄存器地址0x7016控制数字内核供电，0x7100控制模拟内核供电），用户不需要在工程中做补充配置。 

器件的上、下电时序在原F28335产品的基础上，需考虑增加一级1.8V或1.9V转换1.65V LDO的影响。上电阶段，使XRS信号在1.65V电压达到至少1.35V后再被上拉至高电平。下电阶段，使XRS信号在1.65V电压达到1.35V前8μs变为低电平。 

2.4晶振及运行主频 

AVP32F335的时钟倍频模块电路与F2833x保持兼容，可保留原配置方式。为保证PLL倍频系数成功写入，建议关闭MCKOFF检测，相应软件调整示例如下：

2.5ADC模数转换器 

与F28335不同，AVP32F335的ADC模块需要独立配置内核供电使能，参考配置语句及添加位置示例如下：

注意： 

a）如果程序执行后对ADC寄存器复位（AdcRegs.ADCTRL1.bit.RESET=1；），需要在再次采样执行前，应重新对ADC供电使能。 

b）关于ADC配置，ADC采样率宜不高于3.75Msps，为保证采样值稳定可靠，采样开窗应预留一定的宽度，即ACQ_PS设置值不宜过小，一般用户配置为6-15。 

c）应用AVP32F335片上ADC开发时，ADC结果寄存器AdcRegs.Adcresultn及镜像结果寄存器AdcMirror.ADCRESULTn均为左对齐，即高12位代表采样结果；而对应F28335而言， 其镜像结果寄存器为右对齐，即低12位代表采样结果。 

d）使用片上ADC进行应用开发，如采用片内基准，推荐的Adcrefp及Adcrefm引脚下拉电容值为10μF，AdcResext偏置电阻值22kΩ（18kΩ）。 

具体差异参考2.5.1节至2.5.7节的描述。

差异简介

1、2.5.1ADC控制寄存器1（ADCTRL1）的bit[3:0]位定义差异10 

2、2.5.2ADC速度差异11 

3、2.5.3ADCREFP和ADCREFM引脚外接电容容值差异11 

4、2.5.4ADCREFP和ADCREFM基准电压上电时间差异12 

5、2.5.5外设帧0（PF0）和2（PF2）的ADC结果位置差异12 

6、2.5.6ADC的INL和DNL差异13 

7、2.5.7ADC的动态参数差异14

2.5.1ADC控制寄存器1（ADCTRL1）的bit[3:0]位定义差异 

F28335 ADCTRL1的bit[3:0]描述如图3所示，此4位皆为保留位。

AVP32F335 ADCTRL1的bit[3:0]描述如图4、图5所示，ADCTRL1的bit3为ADC模块内置LDO的使能位，ADCTRL1的 bit[2:0]为ADC模块内置LDO的输出电压配置位。

2.5.2ADC速度差异 

F28335 ADC的速度如图6所示，F28335主频25MHz，采样率12.5MSPS。

AVP32F335 ADC的速度如图7所示，AVP32F335主频7.5MHz，采样率3.75MSPS

2.5.3ADCREFP和ADCREFM引脚外接电容容值差异 

F28335 ADCREFP和ADCREFM引脚的外接电容如图8所示，容值为2.2µf。

AVP32F335 ADCREFP和ADCREFM引脚的外接电容如图9所示，容值为10μf。

2.5.4ADCREFP和ADCREFM基准电压上电时间差异 

如图10所示，ADCREFP和ADCREFM引脚外接2.2µf电容时，F28335 ADC的t_d(BGR)时间MAX为5ms。

如图11所示，ADCREFP和ADCREFM引脚外接10µf电容时，AVP32F335 ADC的t_d(BGR)时间MAX为10ms。

2.5.5外设帧0（PF0）和2（PF2）的ADC结果位置差异 

如图12所示，F28335 Peripheral Frame2（0x7108-0x7117）为左对齐，低四位（bit[3:0]）为0值，Peripheral Frame 0（0x0B00-0x0B0F）为右对齐，高四位（bit[15:12]）为0值。

如图13所示，AVP32F335 Peripheral Frame2（0x7108-0x7117）和Frame0（0x0B00-0x0B0F）都是左对齐，并且两个外设帧地址里面的结果寄存器的低4位（bit[3:0]）都是变化的值，进行运算时取高12位（bit[15:4]）结果即可。

2.5.6ADC的INL和DNL差异 

F28335 ADC的INL和DNL的电气参数如图14所示。

AVP32F335 ADC的INL和DNL的电气参数如图15所示，都比F28335的参数差。

2.5.7ADC的动态参数差异 

F28335 ADC动态参数（SINAD、SNR、THD、ENOB、SEDR）的电气参数如图16所示。

AVP32F335 ADC动态参数（SINAD、SNR、THD、ENOB、SEDR）的电气参数如图17所示， 都比F28335的参数差。

2.6I/O 

AVP32F335集成I/O端口，输出驱动上管PMOS与下管NMOS采用输出驱动自适应设计，如图18所示，输出控制电路使输出驱动PMOS在输出电压上升至约2.4V后关闭MP1，输出驱动NMOS在输出电压下降至约0.4V后关闭MN1，因此电平上升及下降时间与F2833x存在差异性，对于一般I/O驱动应用用户不需要对现有设计调整。

2.7器件开发 

AVP32F335开发支持CCS仿真代码工程环境，工程创建、调试可参照F28335配置方式。 

3.总结 

以上是针对目前大部分用户在从F28335向AVP32F335移植过程中可能涉及的差异、产生调试问题的总结。用户在进入产品测试前，应在软件及硬件上重点关注芯片晶振型号输入、ADC基准、Flash烧写程序及在线程序部分代码与FLASH API关联性、FLASH存储地址分配差异性，以便快速实现工程移植。