【经验】UVM学习笔记——TLM 1.0通信技术应用指南

井芯微电子技术（天津）有限公司响应时代号召，致力于高端信息安全和网络交换芯片的发展。其中，在芯片的开发过程中，验证是整个程中至关重要的环节，特别是高端芯片的研发更是如此。软件定义互连SDI3210芯片是创新中心研发的全球首款基于软件定义互连的支持多种协议类型的交换芯片，最多可支持32个端口和32路高速通道，其中每个端口协议类型可定义为RapidIO、Fiber Channel、或者以太网，并且支持异构协议之间的实施转换，每个通道最高速率达10.3125G，提供了320Gbps的无阻塞交换能力。基于SDI3210的解决方案可实现异构协议网络的互连，适用于板内芯片到芯片、板间、机柜间互连等应用，现已成功应用于多种相关领域。在SDI3210芯片的研发过程中，UVM验证环节里广泛用到了TLM通信方式。本文将针对UVM的TLM通信技术进行相关描述和分享。

1、引言

TLM（Transaction Level Modeling，事务级建模）通信是UVM平台中最常用的通信方式。Transaction是一组具有特定信息的一个类，这些信息可以是协议帧和一些控制字段。UVM中的monitor将端口信息采集，打包成一个transaction，并加入一些控制字段，将其传递给reference model和scoreboard等组件，再对transaction的内容进行处理比对，完成对DUT功能的检测、验证，从而发现DUT的问题。所以，熟练的掌握UVM平台中各组件的transaction通信是验证工程师一个必备的技能。

2、端口介绍

在UVM各组件中，需要使用不同的类型的端口来实现transaction的发送和接收。常见的端口种类有PORT、 EXPORT、 IMP和Analysis等。下面，本文将逐一介绍这几类端口，并着重介绍使用FIFO进行通信。

PORT与EXPORT端口

PORT端口和EXPORT端口是UVM中最基本的通信端口。UVM中常用的PORT有uvm_blocking_put_port/uvm_blocking_get_port等。UVM中常用的EXPORT有uvm_blocking_put_export/uvm_blocking_get_export等。

无论是PORT端口还是EXPORT端口，都可以进行put、get等对transaction的基本操作。在UVM中使用connect函数来实现组件间的链接。如下图所示：组件A要将transaction发送到B组件，则可以在A组件中建立PORT端口，在B组件中建立EXPORT端口，来实现组件间的transcation传递。

其中A组件PORT代码实现如下图所示：

B组件EXPORT代码实现与PORT类似，不再赘述。

在A、B各自的模块建立PORT/EXPORT端口后，需要在env组件中将其连接起来。其中env的代码如下：

运行代码，即可看到A组件将transaction发送到B组件。

IMP端口

IMP端口也是一种常见的TLM通信端口，但是其只能和具有相应动作的PORT/EXPORT端口进行通信，是动作的被动承担者，按照控制流的优先级，依此为PORT、EXPORT和IMP。一个PORT可以连接一个IMP，并发起多种操作，反正则不成立。

UVM中IMP端口的应用如下图所示。

IMP端口的作用可以分为三步。首先，A_port.put任务会调用B_export.put任务。然后，B.B_export的put任务会调用B.B_imp的put任务。最后，B.B_imp.put任务会调用B的相关任务。B组件相关代码如下：

值得注意的是，在B组件中一定要加上put函数，否则会报错。

Analysis端口

除了上述几种端口外，UVM中还有一种常见的端口，被称作analysis端口，这也是在实际UVM平台搭建时最常用的端口之一。

Analysis端口分为analysis_port和analysis_export端口，本文着重介绍analysis_port端口。相比于其他类型的端口，analysis端口具有两个特点：第一，默认情况下，analysis端口可以连接多个IMP端口，而port和export端口只能和IMP进行一对一通信。简单来说，analysis端口是一种广播端口。第二，analysis端口没有阻塞和非阻塞的概念，不必等待其他端口的响应。

在实际应用中，例如monitor中对外的端口，常用的就是analysis_port。其使用方法如下代码：

在agent中，可以建立analysis端口和monitor的analysis端口连接起来，在monitor与agent外的组件进行通信时，只用agent的端口。其代码实现不再赘述。

UVM中利用FIFO进行通信

在以上几种端口的通信方式中，接收transaction的组件基本上是被动接收数据，如何使各个组件都可以发送控制命令主动发送/接收transaction，就要使用到UVM中的FIFO通信。在SDI3210的设计验证平台中，就大量应用了FIFO通信技术。使用FIFO可以让monitor、scoreboard、reference_model实现主动的信息接收。其基本思想是在各组件中搭建一个FIFO，每个模块对其进行控制，主动发送/接收。其数据流如下图所示：

在各个模块中，需要定义不同类型的analysis端口。

在monitor中，需要定义uvm_analysis_port类型的端口，有两种目的。一种是将DUT接收的数据发送给reference model进行处理，另一个是将DUT输出的数据发送个scoreboard来进行数据最后的比对。

在reference model中，需要定义两种类型的port，一种是uvm_blocking_get_port，用来接收来自monitor的transaction；另一种是uvm_analysis_port，用来将处理好的transaction发送给scoreboard进行比对。

在scoreboard中，只有uvm_blocking_get_port一种类型的端口，负责接收来自reference model的exp_port和来自monitor的act_port。其中exp_port端口接收的transaction表示希望得到的transaction，act_port中得到的表示实际从DUT发出的transaction，如果这两者比对一致，则表示DUT正常处理了数据。

在env中，需要定义FIFO，并将各个组件的端口和FIFO链接起来，完成transaction的传递。代码如下：

FIFO的端口定义为uvm_tlm_analysis_fifo，由于将monitor封装到agent中，所以monitor的端口对外用agent的端口表示。

在connect phase中，连接格式：端口名.connect(FIFO名.端口类型)。使用FIFO通信后，有三个优点，首先是在接收transaction的组件中不用建立一个write函数，可以主动进行数据接收，不用跟着发送端的节奏。其次，在FIFO中隐藏了IMP，可以实现IMP的功能。最后是结构清晰，便于后期的维护和修改。

4、结语

本文对UVM中常用的端口类型做了介绍，并着重介绍了使用FIFO通信。好的验证平台是成功流片的坚实保障。其实，UVM中的端口应用和通信方式远不止这些，每种方法都有其利弊。在实际的验证工作中，能熟练的应用一种方法，并在不同的情况下灵活运用其他方法才是搭建一个可靠验证平台的关键。井芯微电子技术（天津）有限公司有丰富的设计和验证经验，至今已有多项科研成果已成功转化，在未来的通信基础设施的“芯”变革中迈出了坚实的一步。