瑞萨电子推出支持Xilinx VCK190评估套件和瑞萨VERSALDEMO1Z电源参考板的电源和时钟解决方案

时间： 2019-12-19 来源：Renesas

技术问答

全球领先的半导体解决方案供应商瑞萨电子株式会社于2019年12月17日宣布，推出电源解决方案及其全资子公司IDT的时钟解决方案，可支持适用于Xilinx Versal自适应计算加速平台（ACAP）的Xilinx VCK190评估套件和瑞萨VERSALDEMO1Z电源参考板。Versal基于7nm工艺技术，是业界首个ACAP平台，可满足数据中心、汽车、5G无线、有线和国防市场等广泛应用的需求。

瑞萨电子系统与解决方案团队总监DK Singh表示：“我们很高兴与赛灵思继续合作，推出时钟与电源参考板的交钥匙方案，帮助系统开发人员快速启动Versal ACAP设计。我们业界领先的电源和时钟产品提供了一站式解决方案，可满足Versal的所有设计要求，使客户可以放心地设计新产品并获得更多利润。”

赛灵思产品线市场与管理高级总监Sumit Shah表示：“我们的Versal ACAP客户正在开发高度复杂的计算密集型系统，需要灵活、高性能的供电传输与时序。我们与瑞萨电子合作推出预验证的参考设计，助力客户快速开发出具有优化的系统性能和电源效率的应用。”

Xilinx VCK190是首款Versal AI Core系列的评估套件，基于VC1902 Versal AI Core 系列ACAP，为云、网络和边缘应用提供产品组合中最高的AI推断和信号处理吞吐量。该套件具备整套时钟解决方案，包括用于IEEE1588和eCPRI应用的8A34001 ClockMatrix™ 系统同步器、用于低抖动和灵活收发器SerDes时钟的8T49N240/8T49N241 Universal Frequency Translators™通用频率转换器，以及用于PCIe接口的可编程时钟发生器及时钟缓冲器/多路复用器。IDT广泛的行业领先时序解决方案组合可以满足Versal的所有时序要求，并具有超低相位噪声，以确保稳健的高性能产品设计。

瑞萨电子的VERSALDEMO1Z电源参考板为Versal ACAP的自适应引擎、AI引擎、标量引擎和外部DDR存储器提供了完整的电源轨。此整套电源解决方案具备创新的ISL68xxx家族数字多相PWM控制器的一款产品和ISL99xxx家族智能功率级模块的多款产品，可提供高效且可扩展的Vcore电源。同时包括ISL91211A 电源管理IC（PMIC）及DC-DC稳压器，为电源树的其余部分带来集成优化的解决方案。

发送到邮箱 |
+1 赞 0
收藏
评论 12
| 转发至：

本文由宝丁转载自Renesas，原文标题为:瑞萨电子宣布与赛灵思合作，共同开发Versal ACAP参考设计，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。

全部评论（12）

terrydl Lv9. 科学家 2020-02-06

学习了
ACE Lv7. 资深专家 2020-01-22

学习学习
luosai Lv8. 研究员 2020-01-07

学习
用户56731903 Lv9. 科学家 2020-01-06

学习一下！！！
123木头人 Lv3. 高级工程师 2019-12-31

学习

加一 Lv7. 资深专家 2019-12-31

学习
鄗立恒 Lv8. 研究员 2019-12-30

学习了。
feiying Lv6 2019-12-26

好
Homer Lv4. 资深工程师 2019-12-25

学习学习
阿娇 Lv6. 高级专家 2019-12-24

学习

展开更多评论

IDT为数据中心和网络基础设施提供了完整的PCIe Gen5时钟解决方案组合

2019年10月22日 –瑞萨电子公司的全资子公司Integrated Device Technology，Inc.（IDT）继续在PCIExpress®（PCIe®）开发方面保持领先地位，提供业界最完整的时钟解决方案组合，超过了最近发布的PCIe Gen5标准的性能要求。高性能时钟缓冲器和时钟发生器的IDT产品组合已通过长期的市场接受和采用而得到验证。

行业资讯发布时间 : 2019-11-04

Silicon Labs携手Keysight简化高性能时钟解决方案的验证

Silicon Labs（芯科科技）近期与Keysight宣布了一项合作，将有助于简化时钟设计的验证解决方案，包括无线通信、高速数字医学影像和汽车应用等系统级设计。利用Keysight的实时Infiniium UXR系列示波器、新的相位噪声分析软件和Silicon Labs的高性能时钟产品，简化了相位噪声测量。

行业资讯发布时间 : 2020-02-14

【选型】Silicon Labs 时钟和振荡器芯片选型指南

目录- 计时解决方案晶体振荡器（XO）压控晶体振荡器（VCXO）时钟发生器时钟缓冲器抖动衰减器无线时钟网络同步器

型号- SI56X,SI5382,SI5383,SI5380,SI5381,SI5386,SI5331X,SI5384,SI590,SI5315X,SI591,SI595,SI510,SI598,SI511,SI596,SI597,SI514,SI515,SI512,SI513,SI516,SI52142,SI52143,SI52144,SI51210,SI5394,SI5391,SI5392,SI5397,SI5332X,SI5395,SI569,SI54X,SI567,SI52111,SI52112,SI570,SI571,SI5344H,100G,SI53212,SI5332,SI53208,SI5330X,SI5335,SI53204,SI5334,SI5338,SI547,SI545,SI546,SI549,SL18860,SI5311X,SI5342,SL18861,SI5340,SI52208,SI5341,SI5346,SI52202,SI5347,SI5344,SI52204,SI5345,SI550,SI5348,SI554,SI552,SI5342H,SI5350,SI53306,SI5351,SI53102-AX,SI52212,SI5336X,SI561,SI562,SI560,SI565,SI566,SI564,SI51214,SI51211,SI51218,SI52146,SI52147,SI532,SI533,SI530,SI531,SI534,SI5334X,SI540,SI544,SI541,SI542

选型指南 - SILICON LABS PDF 中文下载

【产品】国产通用时钟缓冲器INS61xx系列，为所有高性能应用提供简化完整的时钟分配解决方案和设计

大普通信近日宣布推出公司首款通用时钟缓冲器(Clock Buffer)INS61xx系列。新型INS61xx系列产品集成常见的时钟树功能，包括时钟分配、时钟复用、格式转换和电平转换。INS61xx系列采用QFN32 5mm x 5mm和QFN24 4mm x 4mm封装，其工业温度范围为–40°C 至85°C。

新产品发布时间 : 2020-09-04

【IC】艾诺半导体发布高集成高精度60A系统级电源解决方案，适用于12V系统

艾诺半导体的ES5102/ES5202控制器，搭配2颗ES5131/ES5132智能功率级芯片，即可实现60A方案。方案具有高精度、高效率、高集成度等特点，具备远端采样功能、可调软起动和预偏置输出功能，以及I2C/PMBus调压功能。两相并联可以降低纹波电流，提升动态性能。

产品发布时间 : 2024-04-19

【产品】业界易定制的时钟解决方案——Si5335时钟发生器/缓冲器IC ，简化多媒体视频系统设计

针对timing Generator应用，Silicon Labs时钟发生器/缓冲器IC Si5335是业界最容易定制的时钟解决方案，特别针对PCIe和基于FPGA应用所面临的定时挑战。Si5335器件采用Silicon Labs专利MultiSynth小数分频技术，使其在每个输出时钟上的任意频率合成均具有亚皮秒级抖动性能。

新产品发布时间 : 2016-01-27

【选型】Silicon Labs为Marvell提供晶振、时钟缓冲器、时钟生成器、PCIe时钟和缓冲器解决方案

芯科为Marvell的系列产品提供时钟解决方案。Silicon Labs时钟使用专有的DSPLL和MultiSynth技术生成具有超低抖动的任何频率组合，实现同类产品中性能最佳的时钟树。时钟缓冲器提供低抖动，低偏移的时钟分配，并具有集成的制式/电压电平转换功能。 PCIe 时钟/缓冲器将Gen 1/2/3/4兼容性与片上串行端接相结合，简化了设计。 XO / VCXO可进行任意频率的定制。

器件选型发布时间 : 2019-06-19

Silicon Labs面向PCIe SSD的时序解决方案和持久内存解决方案，节省PCB面积和系统级成本

Silicon Labs可提供业界性能卓越的 PCIe Gen3/4/5 时钟发生器、时钟缓冲器，以及能够提供 PCIe Gen3/4/5时钟的可编程时钟发生器，采用HCSL输出驱动器，片上端接能够匹配85Ω或100Ω传输线，可减少所需的外部元件数量，节省PCB面积和系统级成本。

原厂动态发布时间 : 2021-03-03

【应用】Silicon Labs为Altera FPGA提供时钟解决方案

Silicon Labs为Altera FPGA提供时钟解决方案。Silicon Labs提供广泛的频率灵活的抖动衰减时钟，时钟发生器，时钟缓冲器和振荡器产品，使硬件设计人员能够简化时钟合成和分配。Silicon Labs时钟使用专有的DSPLL和MultiSynth技术生成低抖动的任何频率/格式组合。时钟缓冲器提供集成的格式/电压电平转换，并且符合PCIe标准。

应用方案发布时间 : 2019-06-23

【产品】Silicon Labs推出业界最广泛的汽车级时钟解决方案系列产品

Silicon Labs（亦称“芯科科技”）推出业界最广泛的汽车级时钟解决方案系列产品，设计旨在满足车载系统苛刻的时钟需求。新款符合AEC-Q100标准的时钟器件包括Si5332任意频率可编程时钟发生器、Si5225x PCIe Gen1/2/3/4/5时钟、Si5325x PCIe缓冲器和Si5335x扇出时钟缓冲器。

新产品发布时间 : 2019-09-28

Silicon Labs为汽车级应用提供符合AEC-Q100标准的时钟发生器、时钟缓冲器等时钟产品

Silicon Labs 推出了完整的汽车级产品系列、符合 AEC-Q100 标准的时钟发生器、PCI-Express (PCIe) 时钟、PCIe缓冲器和扇出缓冲器。高度集成的时钟树芯片解决方案6/8 输出设备在 32/40 QFN 中可用；汽车级2（-40 至 +105°C），符合 AEC-Q100 标准；输出上的 190fs RMS 相位抖动典型值高达 333.33 M。

原厂动态发布时间 : 2020-03-18

【选型】芯科为NXP QorIQ / LayerScap处理器提供的XO晶振、时钟缓冲器、时钟生成器解决方案

Silicon Labs时钟使用专有的DSPLL和MultiSynth技术生成具有超低抖动的任何频率组合，实现同类产品中性能最佳的时钟树。时钟缓冲器提供低抖动，低偏移的时钟分配，并具有集成的制式/电压电平转换功能。 PCIe 时钟/缓冲器将Gen 1/2/3/4兼容性与片上串行端接相结合，简化了设计。本文介绍芯科为NXP QorIQ / LayerScap处理器提供的时钟解决方案。

器件选型发布时间 : 2019-06-21

Silicon Labs提供频率灵活、抖动性能一流、支持时钟树的定制通信时钟解决方案

Silicon Labs(芯科科技)的时钟频率灵活，可生成任意频率的组合，具有无与伦比的抖动性能，并支持“时钟树芯片”BOM整合。低抖动XO/VCXO可以根据任何频率进行定制，只需1-2周即可获得样品。PCIe时钟/缓冲器符合PCIe Gen 1/2/3/4规范，配备低功耗输出驱动器技术，可以最大限度地降低功耗，同时简化PCB设计。具备一套完整的开发工具，可以比之前更容易设计出优化的时钟解决方案。

应用方案发布时间 : 2019-03-05

【选型】Silicon Labs为Intel的FPGA提供的时钟解决方案，样品一到两周

芯科为Intel的FPGA提供的时钟解决方案。Silicon Labs时钟使用专有的DSPLL和MultiSynth技术生成具有超低抖动的任何频率组合，实现同类产品中性能最佳的时钟树。时钟缓冲器提供低抖动，低偏移的时钟分配，并具有集成的制式/电压电平转换功能。 PCIe 时钟/缓冲器将Gen 1/2/3/4兼容性与片上串行端接相结合，简化了设计。【世强硬创沙龙2019】

器件选型发布时间 : 2019-06-22

【选型】芯科为Lattice产品提供时钟解决方案，专有DSPLL和MultiSynth技术实现同类产品中性能最佳的时钟树

本文介绍Silicon Labs为Lattice提供的时钟方案。时钟使用专有的DSPLL和MultiSynth技术生成具有超低抖动的任何频率组合，实现同类产品中性能最佳的时钟树。时钟缓冲器提供低抖动，低偏移的时钟分配，并具有集成的制式/电压电平转换功能。PCIe 时钟/缓冲器将Gen 1/2/3/4兼容性与片上串行端接相结合，简化了设计。 XO/VCXO可进行任意频率的定制。

器件选型发布时间 : 2019-06-19