【产品】Keysight逻辑分析仪1686X和U4164A可弥补MSO在复杂总线调试中的局限性

本文主要谈示波器的混合信号调试问题，内容主要包括：

1、MSO简史

2、MSO的主要评价指标和参数

3、MSO的几个典型应用场景

4、LA(逻辑分析仪)在复杂总线调试中的应用

混合信号调试主要源起于上个世纪90年代中期，电路系统从模拟电路向数字电路发展，8/16位微处理器开始普遍应用。由于采用不同功能的集成电路搭建系统，因此不同电路之间的总线接口设计和调试成为一个重要问题。而无论是8位还是16位总线接口，传统的4通道示波器都不能满足通道数要求。

HP的工程师根据时代发展的需要，在1996年将54620A和54645A合二为1推出了业界首款MSO—Mixed Signal Oscilloscope, HP54645D。事实上，MSO也是业界最早的多合1产品。

                      图1  当年的业界首台MSO示波器规划笔记                              图2 业界首台MSO—HP54645D,1996年面世

自此以后，MSO——混合信号示波器开始广为业界认可，产品系列也越来越丰富，集成的功能也越来越强大。发展到今天，KEYSIGHT有多款支持数字逻辑通道的示波器，从高端的Infiniium V系列，到中端的Infiniium S系列，以及InfiniiVision 2000/3000/4000/6000系列。

最新推出的Infiniium MXR系列作为一款8合1示波器，MSO的数字逻辑通道分析功能当然也是其中之一。

一、MSO的主要指标和参数

真正的MSO在示波器基础上一般增加了额外的16个数字通道，提供了相对模拟通道独立的采样和存储系统。因此业界大多数的MSO示波器，使用数字通道时都不会占用或牺牲模拟通道。

以MXR系列中端示波器为例，全系列均支持选配额外16个数字通道，从而实现与4或者8个模拟通道一起工作，提供最高4/8+16共20或24个通道的同时信号观察和分析能力。

所谓数字通道就意味着不能提供类似于模拟通道那样的信号分析和显示能力。数字通道一般只有1bit ADC，也就是说需要针对被测信号设定门限。

下图是MXR的数字逻辑通道门限电平设置图，除了常规的缺省的电平设置外，还支持自定义门限电平。

图3  数字逻辑通道门限电平设置

数字化必然存在采样的问题，无论是模拟通道还是数字逻辑通道。示波器通常都采用异步采样(Asynchronous Sampling)，即采用相对被测系统和信号而言的外部时钟(由示波器内部提供)进行采样，因此外部时钟相对于被测信号和系统就是异步的。还有一种将外部时钟接入采样系统作为采样基准，这就是同步采样(Synchronous Sampling)。

通常只有在真正的逻辑分析仪上才会同时具有异步和同步采样。MSO的数字通道事实上只能支持异步采样，这也是为什么无论MSO有多强，也永远无法替代逻辑分析仪的原因，因为同步采样提供了基于被测系统和信号的真实状况。

如下图示，如果采用异步采样所有的数据跳变AA,0C,61,B3都将被存储下来，而采用同步采样则61不在有效的时钟上升沿上有跳变，因此只有AA,0C和B3会被存储下来。

图4  同步采样示意图

在Keysight MSO示波器的逻辑通道上，虽然不能支持同步采样，但是支持将外部的时钟信号接入通道作为信号分析显示的基准沿。

图5  MSO接入外部时钟信号作为同步分析基准

既然涉及到采样，采样速率自然就成为MSO性能指标的重要考察依据。针对数字逻辑通道的异步采样速率，一般要求是被测信号频率的10倍以上，以确保被测信号有足够的采样分辨率。具体来说，使用数字逻辑通道时，测量分辨率限制为正负一个采样周期。

例如，如果您尝试捕获最大切换/时钟频率为500 MHz（周期= 2 ns）的数字信号，则每个高电平或低电平低脉冲可以窄至1 ns（假设占空比为50％）。

这意味着，如果MSO的数字采集系统以最大5 GSa / s的速率采样，那么在脉冲的每个边沿上的时序测量可能会产生高达±200 ps的误差，从而产生最坏情况的峰峰值增量时间测量的误差为400ps，对于1ns的脉冲，误差为40％。

对于MSO或逻辑分析仪的数字采集通道，超过40％的时序误差是不可接受的，这就是为什么建议数字通道采集采样率至少是被测信号速率10倍以上的原因。

如果采用更高速率比如8GSa/s采样，采样误差在±125 ps，峰峰值增量时间测量误差为250ps，误差为25%，则明显降低。

理论上来说，采样率越高越好，但是受制于数字通道的模拟带宽，有限的带宽会将信号的边沿压缩，采样率即便很高其帮助不大，如同空中楼阁一样。

数字化采样，另一个不能忽视的指标就是存储深度，如同模拟通道的存储深度一样，存储深度的长短直接决定了最终可以捕获的波形时长，因此也非常重要，尤其应用在协议解码时直接决定可以观察到的波形时长。

图6  MXR系列示波器MSO主要指标

图7  MXR数字通道采样率设置窗口(由于时基关系存储深度未用到最大)

基于更多的数字通道，示波器的Patten/State触发能力也得到了加强，从而提供了更强大的逻辑触发能力。

图8   MSO的Pattern/State触发设置

二、MSO的主要应用场景

了解MSO的基本指标和主要功能后，到底MSO可以帮助我们解决那些典型的信号调试问题？下面试举几个典型应用。

1、8/16位并行总线和混合信号调试

MSO从其诞生之初目标就是为了解决示波器的模拟通道不足因而无法应付数字逻辑总线的调试问题，因此针对8/16位MCU的总线和ADC的调试一直是最主要的应用领域。

图9  典型的嵌入式并行系统

比如针对上图典型的并行系统，采用MSO进行信号捕获和分析。D0—D7，对应接MCU输出到8-bit DAC的数据总线，并定义为Bus1。通道2(绿色波形)接DAC输出，通道1(黄色波形)接低通滤波器输出，是经过滤波整形后的波形。

图10  MSO测试波形图

在Keysight示波器的数学函数里，专门针对由数字逻辑通道组成的总线开发了Bus Chart数学函数，这一函数可以将总线的值重新还原成类似模拟波形的形式，与ADC之前的信号或者DAC输出信号进行比对，对DAC/ADC类验证测试非常有意义。这个波形就是上图10中的棕色波形，可以看到其波形形状和DAC的输出非常的吻合，显示出DAC的优异性能。下图显示的就是Bus Chart数学函数定义图：

图11  Math运算里的Bus Chart函数将逻辑总线值重构为模拟波形

2、采用数字逻辑通道作为协议解码

协议分析功能作为当下数字实时示波器普遍集成的功能之一，在日常信号调试和分析中已经成为常用功能。但是如果占用示波器的模拟通道进行协议解码显然性价比不高，特别是在一个系统中同时存在很多钟低速串行总线。因此今天数字逻辑通道都设计为可以用于接入低速信号并可以同时最多进行4路协议解码即P1-P4。如下图所示：

图12  采用数字逻辑通道进行SPI协议解码

MXR系列示波器的数字逻辑通道目前支持如下低速总线的协议解码：

CAN/LIN/FlexRay/SENT，车用串行控制总线

I2C/RS-232/UART/SPI/Quad SPI/eSPI/I2S/SVID，低速串行控制总线

MIPI I3C/MIPI RFFE/MIPI SPMI，MIPI标准低速控制总线

USB2.0 Low/Full Speed，USB2.0低速总线

DDR2/3总线控制信号

JTAG协议

Manchester编码

除了低速串行总线解码外，下图还展示采用数字逻辑通道进行DDR3控制总线进行译码，需要特别注意的是数字逻辑通道的带宽是否足够。基于逻辑通道的控制总线解码可以帮助进行精确的DDR数据读写信号分离。在协议触发设置窗口里，还可以设置多种协议搜索(Protocol Search)功能，以准确定位到相关操作命令。

图13  数字逻辑通道用于DDR3控制总线解码

3、时序测量

针对多路信号的时序测量，比如Power Sequence上电时序测量在当前的产品开发和设计中非常普遍。当前大规模集成电路如各种应用场景的处理器和复杂片上系统等为了实现更高信号速率和更低功耗普遍采用了针对不同电路单元不同电压幅度和电压输入的方式，因此电路开机上电时有非常严格的供电时序要求，需要进行严格的测试。这时如果您发现示波器的模拟通道不足，完全可以将数字逻辑通道也用作上电时序测量，如下图示：

图14  模拟通道和数字逻辑通道同时使用进行Power Sequence时序测量

在下方测量窗口，显示定义了多个测量项目，不仅有不同模拟通道之间还有模拟通道1和逻辑通道的ΔTime。

事实上，如果采用MXR 8通道型号另外配置16个数字通道则可以提供最高24路的上电时序测量，特别是关键信号可以采用示波器的模拟通道进行准确表征，而一般信号则完全可以接入数字逻辑通道。

三、MSO能解决一切问题么？

近年来，由于数字电路的集成规模大幅提高和片上系统的广泛应用，外部并行总线的调试需求下降，因此传统逻辑分析仪的需求也明显降低，市场萎缩。那么MSO能取代逻辑分析仪么？答案是不能。主要原因如下：

1、如前文所述，MSO只能支持异步采样，不能支持同步采样，从而不能准确掌握同步系统的运行信息。

2、MSO的数字通道数依然是有限的。目前市场上可以提供的MSO最高只能支持几十个通道，而逻辑分析仪通过模块化堆叠乃至机箱扩展可以提供上千个通道，从而针对复杂并行总线系统如高速存储总线DDR4/5进行全方位的调试分析。

3、MSO的数字逻辑通道的模拟带宽相对是有限的。一般的中端级别示波器的数字逻辑通道的带宽只有300MHz-500MHz左右，针对高速并行总线如DDR3/4/5速率常常达几个Gb/s，其前端的信号保真度严重不足。

4、MSO的触发设置过于简单，远远无法达到复杂并行总线的调试需求，而在逻辑分析仪上，可以根据用户的软件程序运行设置复杂状态机和多步骤逻辑触发序列。

鉴于此，Keysight作为“逻辑分析市场的守望者”，依然在坚持为产业界和工程师朋友们保留着两款逻辑分析仪产品，分别是中端1686X和U4164A模块化高端逻辑分析仪。

图15  当前业界仅有的逻辑分析仪产品——Keysight 16860A系列和U4164A逻辑分析仪系统

二者指标对比如下：

表1  1686X和U4164A逻辑分析仪主要指标对比

1686X作为业界唯一支持差分信号探测的中端逻辑分析仪，当前主要用途是支持常规的32位处理器调试和多通道数字总线分析，以及FPGA开发和设计(含动态探头分析)，Digital VSA矢量解调功能，以及中低速率DDR2/DDR3总线开发测试，还有业界近几年热门的ONFi总线分析。

图16  B4661A软件包ONFi(Open NAND Flash interface)协议总线译码及性能分析软件

而U4164A模块化逻辑分析仪系统配合B4661A软件包提供了全面的针对DDR4/5整个总线的波形列表和交易层参照译码，时序协议一致性测试以及针对整个读写总线的图形化性能分析，包括读写流量比例和总线利用率，刷新率等等测试。

图17   B4661A，全面的针对存储器件总线的测试和验证分析软件

图18   B4661A软件分析界面和结果

Keysight逻辑分析仪还提供了针对总线级的眼图扫描功能Eye Scan，完美弥补了示波器的有限通道导致的无法进行总线级别观测的缺陷，大大节约测试时间。

图19  Eye Scan总线级整体性能分析

此外针对很多更多的混合信号调试问题，如果MSO示波器的数字通道数量和性能无法解决问题，还可以通过View Scope功能——逻辑分析仪+示波器的联调方案：

图20  View Scope支持示波器模拟通道和逻辑分析仪数字通道关联调试

上图展示的是将示波器的模拟通道信号连接到逻辑分析仪同时显示，比如典型的PI问题——VDDQ上过高的波动导致DDR总线上读写故障，从而帮助更快地定位进而解决问题。这也是今天唯独Keysight可以提供的综合调试解决方案。

四、总结

本文主要介绍了关于MSO的一些知识，包括主要指标参数及相关使用，以及MSO及其数字通道的几个典型应用场景。另外，MSO当前在很多场合下依然无法取代逻辑分析仪。Keysight作为业界唯一逻辑分析仪产品供应商，目前还提供强大的1686X和U4164A逻辑分析仪。

MXR系列MSO功能可以在新机购买时配置选件MXR000-MSO 或者在未来后升级购买选件MXR2MSO，MSO探头型号N2756A包含在MSO选件里，无需额外购买。

图21  MXR系列MSO标配的逻辑探头N2756A

当然MSO作为模拟信号观测和多路数字总线调试的重要工具，虽然被称为混合信号示波器但终究还是在时域工作，其应用局限性在21世纪20年代的今天当然也非常明显，因为今天的混合信号已经推进到时域和频域的混合与交叉，而Keysight将如何努力从而满足市场这一新兴需求，后续将给出答案！