Silicon Labs提供适合所有数据中心服务器体系结构的可编程时钟发生器、缓冲器

时间： 2021-03-11 来源：Silicon Labs

技术问答

服务器是每个数据中心的主力，负责数据处理和运行基于云的应用程序。为了扩展处理基础架构以满足不断增长的工作负载需求，超大规模运营商正在快速采用PCI-Express Gen4和Gen5，增加PCI-Express端口数量，以支持工作负载加速器和SSD，并利用不同处理器平台体系结构的组合。SILICON LABS（芯科科技）提供大量高度集成、低抖动可编程时钟发生器和固定功能PCIe Gen1/2/3/4/5时钟发生器和缓冲器产品组合，非常适合所有类型的服务器体系结构，无论CPU供应商平台为何。

一、设计注意事项

多年来，服务器平台开发的趋势一直是将时钟脉冲振荡集成到更大的芯片组中，以实现成本优势。然而，数据速率和带宽的显著提高以及向同步架构迁移正在逆转这一趋势并将时钟功能分离出来，这导致架构性能优势比可能的费用节省要更为重要。Silicon Labs与市场上的所有服务器平台供应商都保持着密切的合作关系，充分了解每家供应商的时钟树，并可提供满足各自时序要求的广泛时序产品组合。在梳理时钟树和选择理想的时钟发生器解决方案时，建议考虑以下方面：

1、平台要求：服务器市场的时序要求通常已由一小部分CPU供应商在平台参考设计中进行概述。随着数据中心工作负载的变化，超大规模运营商正在从更广泛的供应商迁移到更加定制化的平台解决方案，有时会选择自己内部开发。遵循平台参考设计中提供的推荐指南仍然是标准做法，但是Silicon Labs鼓励服务器设计人员超越参考设计中使用的时序解决方案，利用其最新一代时钟发生器的特性和性能来增强系统设计，从而创造优势。

2、PCIe时序：PCI-Express是贯穿服务器设计的主要数据总线。无论使用何种PCIe架构，所有PCIe端点都需要使用一个低抖动差分参考时钟，且该参考时钟满足PCI-SIG设定的标准。如今，服务器平台大多采用Gen4标准，并计划在不久的将来快速迁移到Gen5。Silicon Labs提供独立的PCIe Gen1/2/3/4/5时钟发生器产品组合，可提供业界领先的相位抖动性能，为整体系统抖动容许量提供了大量额外的保护频带。Silicon Labs是PCI-SIG工作组的重要成员，可帮助定义PCIe参考时钟要求，已成为提供新一代PCIe Gen4/5时序产品的市场前沿品牌。Silicon Labs的Si522xx PCIe时钟和Si532xx PCIe缓冲器具有高度集成的HCSL输出驱动器，可匹配85ohm或100ohm传输线路，而无需任何外部端接，从而可尽可能降低PCB面积和成本。正确测量PCIe参考时钟上的抖动并不容易，因此为简化流程并消除混淆，Silicon Labs开发了PCIe时钟抖动工具。

3、性能：许多平台要求混合使用PCIe和其他具有严格抖动性能要求的高速差分时钟。Silicon Labs的Si5332任意频率可编程时钟发生器能够合成多达12个时钟输出，包括PCIe Gen1/2/3/4/5时钟以及系统设计所需的其他频率（性能水平低于300fs RMS）。Silicon Labs的时钟发生器根据RMS相位抖动性能水平进行分类，便于用户选择符合特定要求的合适器件。

4、频率灵活性：服务器设计通常需要不同频率的组合（在不同输出电压下具有不同输出格式级别）。Silicon Labs获得专利的MultiSynth输出分频技术在高达12输出的整数和分数相关输出频率上均可提供0ppm合成错误，同时保持业界出众的抖动性能。Silicon Labs的Si5332可编程时钟发生器旨在满足现代服务器设计的需求。

5、功能集和集成：Silicon Labs的时钟发生器配备了许多可简化设计的增值功能，例如用于在PCIe时钟上降低EMI的双扩频环路、频率选择功能、可配置输出使能控制、多配置文件选择，以及集成晶体参考源。抖动性能至关重要，Silicon Labs的时钟发生器在所有的电源引脚上都纳入了片上LDO，从而实现处于业界前列的PSNR性能。通过抑制外部电源和片上板级噪声，大幅减少了电源滤波所需的外部组件数量，从而降低了电路板空间和成本，并确保了输出时钟抖动性能符合数据表规格限值。

6、定制：Silicon Labs的ClockBuilder Pro软件工具可指导用户轻松、逐步地生成针对自身的时钟树要求的配置文件。配置文件完成后，ClockBuilder Pro可针对用户的设计专门分配一个定制部件号，提供相关数据表附录，并允许用户将其保存以备后用。

7、供应情况：在短时间内采购足够的组件满足原型或生产构建并非易事。Silicon Labs采用以解决方案为导向的方法开发灵活、可编程的芯片，此类芯片可通过ClockBuilder Pro轻松配置，从而在制造流程中实现无缝集成，以在2周内为用户提供预编程样品，并在短短4周内完成生产。Silicon Labs的现场编程器还能够即刻对空白设备进行编程，或使用I2C重新配置设备。

二、方框图

三、合适的Silicon Labs产品列表

发送到邮箱 |
+1 赞 0
收藏
评论 1
| 转发至：

本文由宝丁转载自Silicon Labs，原文标题为:服务器，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。

全部评论（1）

MalikXiong Lv6. 高级专家 2022-01-05

学习

没有更多评论了

Silicon Labs提供用于加速器卡设计的定制时钟发生器，降低组件数量、PCB面积和整体系统成本

Silicon Labs（芯科科技）广泛的可编程时钟发生器解决方案组合可以轻松定制，以便将加速器卡设计中所需的所有参考时钟合并到单一IC解决方案中，从而减少组件数量、PCB面积和整体系统成本。

原厂动态发布时间 : 2021-03-06

Silicon Labs时钟发生器为汽车激光雷达、雷达和摄像机系统提供频率灵活的集成时序解决方案

激光雷达设计通常采用高带宽FPGA、ASIC和高速ADC，所有这些都需要低抖动、高频（100Mhz - 1Ghz）差分输出时钟。Silicon Labs获得专利的MultiSynth输出分频技术在高达12输出的整数和分数相关输出频率上均可提供0ppm合成错误，同时保持业界最佳的抖动性能。

原厂动态发布时间 : 2021-01-06

Silicon Labs提供适用于任何SmartNIC设计的集成式时钟发生器，有效平衡频率灵活性与抖动性能

Silicon Labs的高性能时序解决方案在频率灵活性与抖动性能之间取得了理想平衡，将整个SmartNIC设计时钟树整合到单IC解决方案中。在梳理时钟树和选择理想的时钟发生器解决方案时，本文提供了相关考虑方面供参考。

原厂动态发布时间 : 2021-03-05

【IC】锐星微全新推出支持PCIe Gen5的时钟发生器RS2CG440系列

RS2CG440是专为高性能计算和数据中心应用的下一代英特尔平台设计推出的低抖动时钟发生器。作为锐星微PCIe产品线的最新产品，RS2CG440符合CK440Q标准的国产服务器时钟发生器。RS2CG440针对英特尔CK440Q规范而开发，为客户提供灵活、高裕量、高性能的合成器，以应对PCIe Gen5的设计挑战。

产品发布时间 : 2023-11-28

【产品】最具频率弹性可编程的CMOS时钟发生器Si5351，非常适用于对成本敏感的消费性电子应用

Si5351采用优异的时钟技术，非常适用于对成本敏感的消费性电子应用，可在不牺牲性能的情况下大幅降低系统成本、功耗并能满足空间需求。

新产品发布时间 : 2016-04-26

AN1104: Making Accurate PCIe Gen 4.0 and Gen 5.0 Clock Jitter Measurements

型号- SI5332,SI52204,SI532XX,SI522XX

应用笔记或设计指南 - SILICON LABS - Rev. 0.2 - 2021/06/01 PDF 英文下载

Silicon Labs（芯科科技） Si5351A/B/C-B可编程时钟发生器数据手册

型号- SI5351A,SI5351B,SI5351A-B-GTR,SI5351C,SI5351B-B-GM,SI5351A-A-GT,SI5351C-A-GM,SI535X-TMSTK,SI5351C-B-GM,SI5351B-B02073-GM,SI5351X-BXXXXX-XXX,SI5351B-BXXXXX-GM,SI535X-B20QFN-EVB,SI5351C-B-GMR,SI5351A-B-GM,SI5351A-B-GT,SI5351-B,SI5351,SI5351A-BXXXXX-GM,SI5351A-B-GM,SI5351C-B,SI5351A-B,SI5351B-B-GMR,SI5351B-B,SI5351A-B-GT,SI5351A-BXXXXX-GT,SI5351C-BXXXXX-GM

数据手册 - SILICON LABS - Rev 1.0 4/15 - 2016年07月18日 PDF 英文下载

【应用】SDI编解码技术应用之基于高精度时钟发生器的高清视频同步系统设计

在SDI高清视频系统中，我们运用世强代理的Silicon Labs公司系列高精度时钟发生器Si5324,Si5332,Si5338,Si5341,Si5345,Si552等，来组建起整个SDI同步系统。产品覆盖了SD-SDI,HD-SDI，3G-SDI,6G-SDI,12G-SDI等标清、高清和超清的各种SDI标准高低端应用，为SDI设备提供最优的时钟性能。

应用方案发布时间 : 2018-06-08

Si53115 15-OUTPUT PCIE GEN3 BUFFER/ ZERO DELAY BUFFER

型号- SI53115-A01AGM,SI53115-A01AGMR,SI53115

数据手册 - SILICON LABS - Rev. 1.2 - 2/16 PDF 英文下载查看更多版本

【产品】可提供4个PCIe时钟输出的PCIe时钟发生器，支持100MHz的串行ATA（SATA）

Si52144是一款由Silicon Labs（芯科科技）推出的支持扩频的PCIe时钟发生器，可以提供4个PCIe时钟和25 MHz参考时钟,符合PCI-Express Gen 1，Gen 2，Gen 3，Gen 3 SRNS，Gen 4标准。该器件具有四个用于使能输出的硬件输出使能引脚，以及一个用于控制PCIe时钟输出上的扩频的硬件引脚。除硬件控制引脚外，I2C可编程性还可用于动态控制。

新产品发布时间 : 2018-12-30

【产品】支持100 MHz串行ATA(SATA)的时钟发生器Si52112-B5/B6，提供2个PCIe时钟

Si52112-B5/Si52112-B6是Silicon Labs推出的两款PCIe时钟发生器，可以提供2个PCIe时钟，兼容PCI-Express Gen 1，Gen 2，Gen 3和Gen 4通用时钟。此外，其还具有低功耗HCSL，可兼容差分输出，并且支持100 MHz的串行ATA（SATA），可广泛用于网络附加存、多功能打印机，无线接入点，路由器等领域。

新产品发布时间 : 2019-01-14

Si53106 SIX-OUTPUT PCIE GEN3 BUFFER/ZERO DELAY BUFFER

型号- SI53106-A01AGM,SI53106,SI53106-A01AGMR

数据手册 - SILICON LABS - Rev. 1.2 - 12/15 PDF 英文下载查看更多版本

【应用】可编程任意频率时钟发生器Si5332简化了板级FPGA设计

Silicon Labs推出的Si5332任意频率的时钟发生器提供最高级别的集成，实现在 10/25/100G 数据中心、通信和工业应用程序中的完整时钟树整合。本文介绍了可编程时钟在FPGA设计中的应用

应用方案发布时间 : 2018-10-11

【选型】芯科为Marvell的Cavium处理器提供XO晶振、时钟缓冲、时钟生成、PCIe时钟、PCIe缓冲解决方案

Silicon Labs时钟使用专有的DSPLL和MultiSynth技术生成具有超低抖动的任何频率组合，实现同类产品中性能最佳的时钟树。时钟缓冲器提供低抖动，低偏移的时钟分配，并具有集成的制式/电压电平转换功能。本文介绍芯科为Marvell的Cavium处理器推出的时钟芯片选型方案。【世强硬创沙龙2019】

器件选型发布时间 : 2019-06-20