【经验】如何使用HqFPGA软件对设计进行时序约束?
时序约束是FPGA软件开发过程中不可或缺的步骤,工程师可以通过给工程代码添加时序约束指导EDA软件进行布局布线。HqFPGA是西安智多晶自主开发的FPGA开发软件,在HqFPGA中目前支持UI界面(约束编辑器)对时钟、信号等关键路径进行时序约束,也支持约束文件导入。本文介绍如何使用约束编辑器添加时序约束,以一个流水灯工程为例讲解在设计中做时序约束的整个过程。
第一步打开HqFPGA并打开工程:
第二步左键单击时序约束,软件便弹出时序导入选项窗口,目前支持约束编辑器和导入约束文件两种方式,本文以更加人性化的约束编辑器进行举例,选择约束编辑器并点击确定:
第三步在约束编辑器中点击增加,便新增一行约束条件,每一行都要指定具体信号端口、周期、上升、下降起始时间和约束命名:
第四步点击端口/引脚下空白一格,添加要约束代码中的哪个信号,以及分别按实际运行条件分别设置周期、上升、下降时间:
上图是对代码中25Mhz的时钟clk_25进行约束,设置周期为40ns,波形是高电平先从0-19ns,再转到低电平从20-39ns,即占空比为50%,约束名称为clk1。
时序约束条件具体参数是根据设计要达到的指标,或者实际运行参数给定,EDA软件会根据约束进行符合实际要求的布局布线。约束编辑好后就可以对设计进行综合,布局/布线。
- |
- +1 赞 0
- 收藏
- 评论 0
本文由Rico_h提供,版权归世强硬创平台所有,非经授权,任何媒体、网站或个人不得转载,授权转载时须注明“来源:世强硬创平台”。
相关推荐
【经验】如何在FPGA上实现低成本开根号运算?
开根号运算是科学计算和工程应用中基本而重要的运算之一,在QuartusII和ISE开发软件中,都集成了开根号的ip核,这些底层源码对于用户来说是不可见的,那么如何在西安智多晶的FPGA中实现开根号运算,是本文要探讨的课题。
设计经验 发布时间 : 2020-07-22
【经验】西安智多晶5000系列FPGA内嵌MCU调试测试指南
西安智多晶推出的Seal 5000 FPGA SA5Z-30系列内部合封Cortex M3硬核,最高主频可达200Mhz,32KB数据RAM和128KB指令RAM。本文针对FPGA内嵌M3硬核的使用做简洁的开发过程。
设计经验 发布时间 : 2022-10-10
【经验】智多晶FPGA上实现LTE削峰算法PC-CFR
CFR算法是一种直接在数字域上面处理的方法,对于超出设定门限值的信号,直接在数字域上进行处理和消除。目前CFR算法有PW-CFR、NS-CFR和PC-CFR,常用的还是PC-CFR,其削峰能力最佳,本文就针对PC-CFR算法,在智多晶AD9365射频开发板上进行测试和实现。
设计经验 发布时间 : 2020-09-19
【选型】国产FPGA SL2-25E-8U324替代XC6SLX16 CSG324用于工业伺服控制器,有效应对交期问题
客户在工业伺服控制器中用到一款Xilinx FPGA,但因为交期问题需要国产化替代,使用型号是XC6SLX25-CSG324,主要用于做逻辑控制和与MCU交互数据、进行数据处理,给客户推荐了西安智多晶SL2-25E-8U324,可以兼容替代。
器件选型 发布时间 : 2021-09-01
【应用】国产海狮系列FPGA SL2E-5E用于扩展外设接口,集成flash,工作频率高达300MHz
西安智多晶的SL2E-5E是一款集成了5K逻辑单元的小规模FPGA,但是比CPLD容量更大,能实现更多的逻辑设计,同时该FPGA内部集成了Flash,不需要再外接配置用的Flash,简化了电路设计。
应用方案 发布时间 : 2022-03-08
Seal(海豹)SA5Z-30 FPGA 产品手册
型号- 海豹5000系列,SA5Z-30-D2,SA5Z-30-ES,SA5Z-30-D0-UBGA324,SA5Z-30-D0,SA5Z-30-D1,SA5Z-30-D1-UBGA213,SA5Z-30-D2-8U213C5,SA5Z-30,SA5Z-30-D1-8U213C4,SA5Z-30-D2-8U213C6,SA5Z-30-D2-UBGA213,SEAL 5000系列,SA5Z-100-D1-8U324C,SA5Z-30-D0-8U324C6,SA5Z-30 系列,SA5Z-30-D1-8U213C,SA5Z-30-D2-8U213C
SA5Z-30 FPGA 器件概述
型号- SA5Z-30-D3-U256,SA5Z-30,SA5Z-30-D0-U324,SA5Z-30-D1-U213,SA5Z-30-D0-U324C,SA5Z-30-D2-U256,SA5Z-30 系列,SA5Z-30-D2,SA5Z-30-D3,SA5Z-30-D0,SA5Z-30-D1
【IC】智多晶28nm FPGA家族SEAL5000系列新发SA5Z-100,采用低功耗28nm@LUT6工艺
2022年的下半年,西安智多晶28nm SEAL5000家族系列喜迎重量级新成员SA5Z-100,采用先进低功耗的28nm@LUT6工艺,集成高达8个通道13.1Gbps的高速SerDes,支持PCIe2.0 x4以及HDMI2.1等接口协议。
新产品 发布时间 : 2022-12-19
【应用】国产智多晶FPGA助力自动化测试设备扩展上百GPIO口,解决MCU端口不足痛点,核电压为1.2V
在一款自动化测试设备上,需要控制5个步进电机、86个电磁铁和几十个指示灯,以及外部通讯接口,使用的雅特力的AT32F407RCT7,由于控制逻辑并不复杂,需要使用的IO会比较多,因此需要对MCU的IO口进行扩展。客户希望在扩展的控制芯片增加步进电机的驱动,只需要发送指令就可以控制电机的旋转。推荐了智多晶的FPGA SL2E-5E-8M121I。
应用方案 发布时间 : 2023-04-14
【经验】解析智多晶合封系列FPGA中DDR2的应用
合封系列FPGA可以应用在需要大量缓存数据的场合,比如工业数据采集卡、视频处理应用以及无线通信中的数据采集板,如果各位读者朋友们有需要用到FPGA+DDR2架构的,可以联系智多晶,智多晶会提供完整的DDR2 Control IP,甚至亲手为用户写好应用层部分的程序,并为用户调试好。
设计经验 发布时间 : 2021-05-26
【应用】基于智多晶Sealion 2000系列FPGA的工业控制解决方案,具有低功耗优势
智多晶Sealion 2000系列FPGA基于低功耗工艺设计,旨在满足低成本高性价比客户的需求,使系统设计师在降低成本的同时又能够满足不断增长的应用要求,在低成本、低功耗FPGA市场处于领导地位。
应用方案 发布时间 : 2021-03-25
SA5Z-50 FPGA 器件概述
型号- SA5Z-50-D0-7F484,SA5Z-50,SA5Z-50-D0-U324,SA5Z-50-D0-F484,SA5Z-50-D0-7U196,SA5Z-50-D0-U196,SA5Z-50-D0-8U324C,SA5Z-50-D0,SA5Z-50 系列,SA5Z-50-D1
电子商城
现货市场
登录 | 立即注册
提交评论