【经验】如何使用HqFPGA软件对设计进行时序约束?
时序约束是FPGA软件开发过程中不可或缺的步骤,工程师可以通过给工程代码添加时序约束指导EDA软件进行布局布线。HqFPGA是西安智多晶自主开发的FPGA开发软件,在HqFPGA中目前支持UI界面(约束编辑器)对时钟、信号等关键路径进行时序约束,也支持约束文件导入。本文介绍如何使用约束编辑器添加时序约束,以一个流水灯工程为例讲解在设计中做时序约束的整个过程。
第一步打开HqFPGA并打开工程:
第二步左键单击时序约束,软件便弹出时序导入选项窗口,目前支持约束编辑器和导入约束文件两种方式,本文以更加人性化的约束编辑器进行举例,选择约束编辑器并点击确定:
第三步在约束编辑器中点击增加,便新增一行约束条件,每一行都要指定具体信号端口、周期、上升、下降起始时间和约束命名:
第四步点击端口/引脚下空白一格,添加要约束代码中的哪个信号,以及分别按实际运行条件分别设置周期、上升、下降时间:
上图是对代码中25Mhz的时钟clk_25进行约束,设置周期为40ns,波形是高电平先从0-19ns,再转到低电平从20-39ns,即占空比为50%,约束名称为clk1。
时序约束条件具体参数是根据设计要达到的指标,或者实际运行参数给定,EDA软件会根据约束进行符合实际要求的布局布线。约束编辑好后就可以对设计进行综合,布局/布线。
- |
- +1 赞 0
- 收藏
- 评论 0
本文由Rico_h提供,版权归世强硬创平台所有,非经授权,任何媒体、网站或个人不得转载,授权转载时须注明“来源:世强硬创平台”。
相关推荐
【经验】如何在FPGA上实现低成本开根号运算?
开根号运算是科学计算和工程应用中基本而重要的运算之一,在QuartusII和ISE开发软件中,都集成了开根号的ip核,这些底层源码对于用户来说是不可见的,那么如何在西安智多晶的FPGA中实现开根号运算,是本文要探讨的课题。
【经验】西安智多晶5000系列FPGA内嵌MCU调试测试指南
西安智多晶推出的Seal 5000 FPGA SA5Z-30系列内部合封Cortex M3硬核,最高主频可达200Mhz,32KB数据RAM和128KB指令RAM。本文针对FPGA内嵌M3硬核的使用做简洁的开发过程。
【经验】智多晶FPGA上实现LTE削峰算法PC-CFR
CFR算法是一种直接在数字域上面处理的方法,对于超出设定门限值的信号,直接在数字域上进行处理和消除。目前CFR算法有PW-CFR、NS-CFR和PC-CFR,常用的还是PC-CFR,其削峰能力最佳,本文就针对PC-CFR算法,在智多晶AD9365射频开发板上进行测试和实现。
【选型】国产FPGA SL2-25E-8U324替代XC6SLX16 CSG324用于工业伺服控制器,有效应对交期问题
客户在工业伺服控制器中用到一款Xilinx FPGA,但因为交期问题需要国产化替代,使用型号是XC6SLX25-CSG324,主要用于做逻辑控制和与MCU交互数据、进行数据处理,给客户推荐了西安智多晶SL2-25E-8U324,可以兼容替代。
SA5Z-30 FPGA 配置用户指南
描述- 本指南详细介绍了西安智多晶微电子有限公司的SA5Z-30 FPGA的配置过程和用户接口。内容包括配置模式(SCM、SSPI、SCPU、MSPI、JTAG)、配置流程、重配置方法(手动和自动)、多片配置方式(ganged和daisy-chain),以及上电期间IO行为。指南还提供了配置接口列表、时序图和参数表,以帮助用户理解和实施FPGA配置。
型号- SA5Z-30
【应用】国产海狮系列FPGA SL2E-5E用于扩展外设接口,集成flash,工作频率高达300MHz
西安智多晶的SL2E-5E是一款集成了5K逻辑单元的小规模FPGA,但是比CPLD容量更大,能实现更多的逻辑设计,同时该FPGA内部集成了Flash,不需要再外接配置用的Flash,简化了电路设计。
SA5Z-30 FPGA 开发板 FPGA 参考设计
描述- 本文档提供了西安智多晶微电子有限公司SA5Z-30 FPGA开发板的FPGA参考设计,旨在帮助用户快速上手。文档详细介绍了开发环境、相关文档、工程目录结构、工程复现过程,并提供了多个参考设计示例,包括UART、DDR_TEST、PHY_LOOP、HDMI_UART和HDMI_OV5640等。
型号- SA5Z-30,SA5Z-30-D1-8U213C
Seal(海豹)SA5Z-30 FPGA 产品手册
描述- 西安智多晶微电子有限公司发布的SA5Z-30 FPGA产品手册详细介绍了该系列FPGA的特性、资源、结构和封装。该系列基于28nm工艺,具备丰富的逻辑资源和高性能可编程逻辑单元,适用于无线通信、工业控制、图像处理等领域。
型号- 海豹5000系列,SA5Z-30-D2,SA5Z-30-ES,SA5Z-30-D0-UBGA324,SA5Z-30-D0,SA5Z-30-D1,SA5Z-30-D1-UBGA213,SA5Z-30-D2-8U213C5,SA5Z-30,SA5Z-30-D1-8U213C4,SA5Z-30-D2-8U213C6,SA5Z-30-D2-UBGA213,SEAL 5000系列,SA5Z-100-D1-8U324C,SA5Z-30-D0-8U324C6,SA5Z-30 系列,SA5Z-30-D1-8U213C,SA5Z-30-D2-8U213C
Sealion 2000 FPGA PLL 动态调频应用指导
描述- 本资料为西安智多晶微电子有限公司发布的Sealion 2000 FPGA PLL动态调频应用指导,主要介绍了Sealion 2000系列FPGA中PLL(锁相环)模块的动态调频功能。内容包括PLL模块概述、动态调频测试环境、相关模块说明、PLL原语模块、wb2pll模块等,详细阐述了如何通过WISHBONE接口动态调整PLL输出时钟的频率,实现动态调频功能。
型号- SEALION 2000
【经验】解析智多晶合封系列FPGA中DDR2的应用
合封系列FPGA可以应用在需要大量缓存数据的场合,比如工业数据采集卡、视频处理应用以及无线通信中的数据采集板,如果各位读者朋友们有需要用到FPGA+DDR2架构的,可以联系智多晶,智多晶会提供完整的DDR2 Control IP,甚至亲手为用户写好应用层部分的程序,并为用户调试好。
【经验】西安智多晶FPGA Sealion2000系列的IP核详解
随着CPLD/FPGA的规模越来越大、设计越来越复杂,调用IP核成为了一种解决方法,因此选型时不仅要评估硬件性能,还要评估IP核是否丰富。笔者服务的LED显示屏项目用了西安智多晶Sealion2000系列,客户问到了IP核相关问题,本文对其进行了整理。
SA5Z-30 FPGA 器件概述
描述- 西安智多晶微电子有限公司的SA5Z-30系列FPGA器件采用28nm工艺,具备丰富的逻辑资源、高性能可编程逻辑单元、低功耗特性、嵌入式和分布式存储、高性能灵活的I/O单元以及合封DDR2/3 SDRAM存储。适用于无线通信、工业控制、图像处理、人工智能、数据处理中心及云信息等行业。
型号- SA5Z-30-D3-U256,SA5Z-30,SA5Z-30-D0-U324,SA5Z-30-D1-U213,SA5Z-30-D2-U256,SA5Z-30 系列,SA5Z-30-D2,SA5Z-30-D0-8U324C,SA5Z-30-D3,SA5Z-30-D0,SA5Z-30-D1
Sealion(海狮)SL2E-7E/V FPGA产品手册
描述- Sealion(海狮)SL2E-7E/V FPGA是由西安智多晶微电子有限公司开发的一款低功耗、高性能的可编程逻辑器件。该器件采用55nm工艺制造,具备丰富的逻辑资源和I/O单元,适用于各种低成本、低功耗的应用。
型号- SL2E-7V-UBGA400,SEALION 2000 系列,SL2E-7V,SEALION 2000,SL2E-7V-E144,SL2,SL2E-7E,SEALION SL2E-7E,SEALION SL2E-7V,SL2S-12E-8F256C,SL2E-7V-U256
【产品】基于28纳米技术工艺的Seal 5000系列 FPGA,20K到200K的查找表逻辑单元
西安智多晶推出的Seal 5000 FPGA同样采用正向设计,芯片软件设计流程和ISE/Quartus II/Diamond 类似。智多晶的芯片架构可以接受ISE和Quartus II的代码,使用自主研发的FPGA开发软件“HqFpga”, 完成综合、布局布线、时序分析、配置编程和片内逻辑分析。智多晶的Seal 5000系列FPGA芯片和Virtex-7系列的FPGA芯片相容。
SA5Z-30 FPGA 数据手册
描述- 本资料为西安智多晶微电子有限公司的SA5Z-30 FPGA数据手册,详细介绍了SA5Z-30 FPGA的特性和应用。该器件属于Seal(海豹)5000系列,基于28 nm工艺,提供丰富的逻辑资源、高性能可编程逻辑单元、灵活的片内时钟、嵌入式和分布式存储、高性能I/O单元等特性,适用于无线通信、工业控制、图像处理、人工智能等领域。
型号- SA5Z-30-D1-U213,SA5Z-30-D2-U256,SA5Z-30-D2,SA5T-325,SA5Z-30-D3,SA5Z-30-D0,SA5Z-30-D1,SA5T-100,SA5T-366,SA5Z-50,SA5Z-30,SA5Z-30-D0-U324,SA5Z-30-D0-8U324C
电子商城
现货市场
登录 | 立即注册
提交评论