【产品】更适合IEEE 1588设计的超低抖动时钟芯片SI5388/SI5389

时间： 2020-01-01 来源：世强

技术问答

1588是IEEE规范定义的网络实时同步标准，它提供一种通过网络信息交互以获得精准时钟信息的标准，由于各个站点（节点）的时钟晶振频率存在差异，需要调频以保持各个节点之间的时钟步调一致它可以提供高于纳秒级别的时钟精度，可以用来满足要求不同的空间范围内对时钟同步有严格要求的应用场景，目前常用的由传输网的时钟同步、基站同步、军事内网的同步等等应用场景。IEEE 1588的同步设计中都需要根据特定算法计算延时，其时钟的同步性能非常重要。一般说来影响时钟同步性能的主要因素包括时钟漂移和抖动、算法等，其中时钟漂移和抖动则完全取决于用于IEEE 1588设计的去抖时钟芯片，由于各个站点（节点）的时钟晶振频率存在差异，需要调频以保持各个节点之间的时钟步调一致，因此选择拥有高精度、低抖动的支持1588协议的时钟芯片变得非常重要。

SILICON LABS公司较早的开发了用于支持IEEE 1588的时钟芯片SI53848/SI5383/SI5384系列产品，主要用于各骨干网、回传网等设备的同步设计，这种设计是基于客户为自身开发的协议栈及算法，也就是客户利用FPGA来打时戳，然后在自己的CPU中跑协议栈及算法，通过SI53848/SI5383/SI5384的I2C/SPI接口配合算法调整期DCO，以实现时钟的完全同步，从而实现整个各个站点的网络同步。这种做法的好处是可以根据不同电信运营商的同步需求实时更新不同的协议栈，因为协议栈的开发相对较为容易一些，各个通信设备厂家可以自己开发，但是算法相对非常复杂，一般都需要芯片厂家提供。

为了解决这种难题，满足客户多样化需求，Silicon Labs在充分调研了各大设备商的IEEE 1588产品设备后，实时发布了另外一款支持最新IEEE 1588协议的时钟芯片SI5388/SI5389，并且在全球主流的通信设备厂家配合Xilinx、Intel等平台进行了完整的同步测试。相对于SI53848/SI5383/SI5384系列时钟芯片，SI5388/SI5389主要的优势是将1588协议及算法集成到了时钟芯片内部（内部有一个MCU专门处理），芯片外部提供SPI接口接受FPGA或其它器件打时戳的数据进行计算并实时内部调整DCO，实现频率时钟同步。这种专门跑1599软件的MCU的直接好处是降低了用户的CPU的运算负担，使之有更多的资源处理其它任务，直接降低了1588软件设计人员的开发难度。因此，SI5388/SI5389绝对是目前最适合IEEE 1588设计的高性能时钟芯片之一。

发送到邮箱 |
+1 赞 0
收藏
评论 1
| 转发至：

本文由火芯人提供，版权归世强硬创平台所有，非经授权，任何媒体、网站或个人不得转载，授权转载时须注明“来源：世强硬创平台”。

全部评论（1）

枫丹白露 Lv7. 资深专家 2020-04-07

学习

没有更多评论了

一款适合IEEE 1588V2的专用时钟芯片

Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348，这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求，完美实现IEEE 1588 V2协议。

新产品发布时间 : 2016-08-13

【产品】抖动率低至0.3ps的去抖时钟芯片Si5326在光模块中的应用

去抖是光模块接收中极其重要的设计之一。Silicon labs的去抖时钟芯片Si5326采用DSPLL专利技术，输出频率抖动最小可以达到0.3ps，因此常被用于光模块接收器当中用来做去抖设计。

新产品发布时间 : 2016-12-05

【产品】传送网和基站设备设计的专用时钟芯片Si5381/Si5382

针对基站设备的多晶振、锁相环结构电路，基于第四代的DSPLL技术的SI5381/2提供了一个时钟树的单芯片

新产品发布时间 : 2016-07-10

【成功案例】SI52112双路PCIE时钟芯片在工业通信中的应用，支持PCIE1.0,2.0,3.0

在工业通信中CPU和交换芯片通常采用PCIE接口，就需要两对100M的差分时钟，我们在选取双路PCIE时钟时需要考虑稳定性，价格，货期，对比了IDT，Pericom，最后选取Silcon labs的SI52112。SI52112双路PCIE时钟芯片，支持PCIE1.0,2.0,3.0,具有低功耗HCSL差分输出缓冲器，具有很低的EMI，工业级温度，在-40~+85度下可靠运行，具有小尺寸封装。

设计经验发布时间 : 2018-08-30

【经验】无线时钟芯片SI5386的XAXB_ERR告警问题如何解决？

SI5386是Silicon Labs公司一款经典的无线时钟芯片，日前某客户在使用SI5386时，碰到了一则XA/XB的告警问题，问题现象是使用SPI接口对SI5386做初始化后，检查输出端没有正常时钟输出。本文就将分析并解决该问题。

设计经验发布时间 : 2021-05-11

【经验】无线去抖时钟芯片Si5386相邻输出信号串扰问题解决方法

Si5386是Silicon Labs公司推出的无线去抖时钟芯片，被广泛应用于电信传输网、基站、数据中心等。在实际应用中，通过Clock Builder Pro软件对SI5386输出时钟配置时，如果相邻输出之间带宽小于20MHz，会有警告提示存在输出串扰问题。本文详细介绍这个问题的解决方案。

设计经验发布时间 : 2019-08-14

芯科Silicon Labs低抖动时钟芯片 | 晶体振荡器 | 压控振荡器 | 时钟发生器 | 时钟缓冲器

芯科科技Silicon Labs时钟芯片代理商世强，提供Silicon Labs低抖动时钟芯片参数选型服务，芯科低抖动时钟芯片供应服务，芯科低抖动时钟芯片资料。业界抖动系数超低的低抖动时钟芯片，包括XO/VCXO晶体振荡器/压控振荡器、Clock/JA Clock时钟发生器、Buffer时钟缓冲器。推荐Si53xx系列，Si5342H，Si5344H，Si5347，Si5332，Si5381。

原厂动态发布时间 : 2018-06-27

【经验】无线时钟芯片SI5386的free run和holdover功能应用注意事项

SI5386是Silicon Labs一款非常经典的无线时钟芯片，已经在多个基站设备（如RRU）中有大量的成熟应用。日前有工程师反馈一则holdover功能问题，记录频率数据时出现了接近200Hz的频点偏差。本文将具体分析并解决该问题。

设计经验发布时间 : 2021-03-26

【经验】Silicon Labs时钟芯片Si5332更改时钟输出频率的方法

Silicon Labs推出的Si5332任意频率的时钟发生器提供最高级别的集成，实现在 10/25/100G 数据中心、通信和工业应用程序中的完整时钟树整合。该芯片输出频率范围为5~ 333.33 MHz，具有 175fs 典型值的抖动性能，根据封装不同有 6路、8路、12路-时钟输出。它既可以工厂预先编程，也可以通过I2C接口，进行系统内编程。

设计经验发布时间 : 2019-01-09

【经验】去抖时钟芯片SI5347的软复位寄存器应用注意事项

SI5347是Silicon Labs公司的去抖时钟芯片，SI5347裸片上电时需要初始化，在使用中也经常进行时钟的实时调整，因此会使用到软复位以使配置生效。不过有些场合功能寄存器修改是不需要进行软复位就生效的，本文就主要分析这两种情况。

设计经验发布时间 : 2021-03-14

【经验】通过配置输出时钟来优化抖动性能的方法-使用CBPro软件进行调整，以SI5345时钟芯片为例

Silicon Labs公司提供各种高速时钟信号发生器、抖动衰减器的芯片供应商。广泛用于传输网、移动回传网、接入网等设备。很多反馈使用CBPro软件配置频率计划时都会存在串扰警告，串扰问题会带通信质量问题，本文讲述配置输出时钟来优化抖动性能的最佳方式——使用CBPro软件进行调整。

设计经验发布时间 : 2018-04-25

【经验】Silicon Labs时钟芯片Si5332写入配置寄存后无频率输出解决方法

Si5332是Silicon Labs公司推出的任意频率的时钟发生器，被广泛应用于消费电子、电信传输网、基站、数据中心等。该芯片输出频率范围为5~333.33 MHz，具有175fs典型值的抖动性能，同时该芯片具有任意频点输出、可内置多组频率计划等特点。在应用中，Si5332在写入配置寄存器后，没有频率输出，该如何解决呢？本文将详细讲解。

设计经验发布时间 : 2019-03-13

【经验】超低相位噪声抖动衰减时钟芯片Si5382如何输出同步使能？

Si5382是Silicon Labs超低相位噪声抖动衰减时钟芯片，为每个输出端口时钟提供单独的使能OE控制bit位和外部全部输出使能控制引脚，没有可以同时控制其中几个输出使能的引脚或者寄存器。本文将具体说明如何解决同步使能。

设计经验发布时间 : 2021-03-06

【经验】Silicon Labs时钟芯片Si5335型号定制方法

Silicon Labs 时钟发生器Si5335输出可配置多达四个输出频率，范围为1~350MHz,单一型号可以最多指定3个唯一的器件配置，因此Si5335可以代替3个独立时钟发生器或缓冲器.此外，易于使用的ClockBuilder Pro配置实用工具,使si5335成为业界最容易定制的时钟解决方案，本文将重点介绍型号定制的方法。

设计经验发布时间 : 2019-01-21