【应用】十路输出时钟的时钟发生器Si5341用于5G CU平台的时钟链路设计,时钟频点范围100Hz~1028MHz


面对更加丰富的移动业务应用,传统的4G已经不能满足要求,因此需要升级到5G技术,但是5G又不只是简单的升级了技术,而是对整体通信网络架构进行了变革,其中5G的BBU功能将被重构为CU和DU两个功能实体,其中CU设备主要包括非实时的无线高层协议栈功能,同时也支持部分核心网功能下沉和边缘应用业务的部署。
5G CU的主控平台设计一般采用多核的嵌入式处理器平台或者SOC设计,以实现包括无线协议在内的5G数据包处理,目前已经有多家公司如Intel、XILINX以及NXP等都推出来自己的平台用于该方案设计。这个平台一般都支持多个SerDes通道、支持多种以太网业务(10GE、40GE、100GE等)、支持DDR4、SATA等功能。要实现这些外挂设备的正常运行,其时钟树一定不简单,同时为了处理5G的数据包业务,部分高速接口的参考时钟性能指标也不能太差,至少Jitter要满足一定的设计需求。如果单独采用晶振来为每个接口提供参考时钟,其性价比肯定不高,首先就需要符合小型化要求,再者散热也是一个问题,每个晶振都需要一路电源,对系统电源设计也相对复杂不少。本文推荐使用SILICON LABS高性能时钟发生器Si5341用于该平台的时钟设计,优点如下:
1. Si5341的各输出时钟的RMS jitter指标可以达到90 fs,性能堪比部分数字数字去抖锁相环芯片。
2. Si5341有多达十路输出时钟,时钟频点范围是100Hz~1028MHz,涵盖了5G CU主控平台所需的全部频点,时钟路数足够多,可以尽量减少晶振的用量。
3. Si5341本身是模拟锁相环,性能稳定,配合Silicon Labs的专利MultiSynth技术,理论上能够以0 ppm合成所需的各种频点,且上电时间也不长(相对于数字锁相环)。
4. Si5341集成LDO,其外围电源电路相对简单,也就不需要额外复杂的滤波电路,比如π型滤波电路。
5. Si5341的每一路输出均支持独立电源设置,包括电平大小、电平格式等,有利于需要不同电平的接口时钟设计。
因此Si5341绝对是5G CU平台时钟设计的一款优秀时钟发生器芯片。
下图就是采用SI5341的NXP其中一款ARM处理器主控平台的时钟链路设计。
- |
- +1 赞 0
- 收藏
- 评论 0
本文由火芯人提供,版权归世强硬创平台所有,非经授权,任何媒体、网站或个人不得转载,授权转载时须注明“来源:世强硬创平台”。
相关推荐
【应用】时钟发生器SI5351A-B-GTR用于智能音箱,以0 ppm误差产生200 MHz的任意频率合成输出
本文推荐Silicon Labs的SI5351A-B-GTR这颗小封装的时钟发生器作为智能音箱的参考时钟源,替代相关的各种时钟源。SI5351芯片是可通过I2C接口配置的时钟发生器,能以0 ppm误差产生高达200 MHz的任意频率合成输出。
【应用】基于Si5332时钟发生器的PHY接口器件参考时钟,实现一站式时钟芯片设计
由于F104S8A是搭配CPU进行设计的,与F104S8A以QSGMII接口实现通信,这些CPU比如LS1046A、LS2080A本身均需要多个参考时钟源,这些时钟源包括常用的系统时钟、本地总线时钟、DDR时钟、SSD固态硬盘接口时钟等,采用Silicon Labs SI5332时钟发生器作为F104S8A的参考源可以兼顾给CPU提供其它参考时钟,可以实现一站式时钟芯片设计。
【应用】时钟发生器Si5341实现10G以太网性能,具备行业领先100 fs RMS抖动性能
Silicon Labs时钟发生器Si5341将更多功能整合到更小空间内。一家市场领先的企业交换机制造商需要在企业交换机设计上从GbE迁移到10GbE。由于10GbE的抖动要求比GbE更为严格,于是客户在超低抖动的Si5341时钟发生器中进行设计。这台设备可以提供所有的PHY、交换机和CPU时钟,从而在简化设计的同时提供与系统级抖动规格相比有80%的余量。
【经验】时钟发生器Si5341型号定制以及输出串扰问题解决方法
Silicon Labs公司推出的时钟发生器Si5341最大能够支持10路差分输出,输出频率范围100Hz~712.5MHz,输出抖动范围均小于100 fs(0.1 ps),并且Si5341内部带有模拟锁相环,配合Silicon Labs的专利MultiSynth技术,能够以0 ppm合成所需的频点,本文将详细介绍Si5341型号定制以及输出串扰问题解决方法。
【经验】如何实现SI534X/SI538X时钟发生器SPI在线编程?
Silicon Labs SI534X、SI538X时钟发生器包括基于模拟PLL的SI5340、SI5341和基于DSPLL技术的SI5342、SI5344 、SI5345、SI5342H、SI5344H、SI5346、SI5347、SI5348以及无线专用时钟SI5380、SI5382、SI5386等时钟芯片产品。目前在光通信、数据中心、服务器、小基站、光模块等产品中有广泛的应用
【经验】Silicon Labs时钟发生器SI5332时钟差分信号变单端输出问题及处理方法
Silicon Labs时钟发生器SI5332在使用CB Pro软件配置好电平之后,有工程师会有疑问,原本配置好的3.3V 125MHz lVDS电平 OUT/OUTB是否可以在配置不动的情况下单独分开做两个125MHZ单端时钟输出?本文将为你解析。
【经验】如何使用CBPro软件配置时钟发生器Si5332的晶体输入端电容
Silicon Labs的时钟发生器Si5332支持外置晶体/晶振/参考时钟输入,也支持内置晶体的版本,目前使用较多的是内置晶体版本,但部分用户在设计时由于自身需求仍然选择外置晶体,而选择外置晶体时通常会发现配置的晶体无法正常启动或者启动时间不太理想,如果使用CBPro软件适当配置Si5332,可以避免大部分问题。本文就将介绍如何使用CBPro软件配置Si5332的晶体输入端电容。
【经验】时钟发生器SI5332利用FS_INTx硬件管脚进行不同频率选择
Si5332是Silicon Labs公司的一款经典时钟发生器,支持内置多个频率profile的存储。实际使用时,我们往往只针对其中几个或一个输出,或者针对同一分频器的几个输出进行调整,不需要通过切换到新的整个profiles方式实现。这种情况下,利用FS_INTx硬件管脚进行不同频率选择是更好的切换方式。
【应用】10路差分输出!DSP时钟电路中少不了这款时钟发生器
SI5341最大能支持10路差分输出,低抖动,完全满足DSP所需的时钟性能需求。
【产品】可提供4个PCIe时钟输出的PCIe时钟发生器,支持100MHz的串行ATA(SATA)
Si52144是一款由Silicon Labs(芯科科技)推出的支持扩频的PCIe时钟发生器,可以提供4个PCIe时钟和25 MHz参考时钟,符合PCI-Express Gen 1,Gen 2,Gen 3,Gen 3 SRNS,Gen 4标准。该器件具有四个用于使能输出的硬件输出使能引脚,以及一个用于控制PCIe时钟输出上的扩频的硬件引脚。 除硬件控制引脚外,I2C可编程性还可用于动态控制。
一个新项目选用芯科的时钟发生器SI5340,要求SI5340输出4路独立不相关的时钟输出,请问可以实现吗?
SI5340是单锁相环结构,其输出四路输出均来自于同一个环路及VCO,因此四个输出是有一定的相关性,可以认为是源同步,是不能实现的,可以选择内置多个环路的时钟发生器。
【经验】如何实现差分时钟发生器在线编程时钟输出?
SI5338任意可编程时钟发生器是Silicon Labs推出的一款差分时钟发生器,SI5338可进行任意比率、任意输出频率合成,从而作为一个设备可以替代多个晶体振荡器和固定频率时钟发生器。目前在光通信、服务器、物联网等行业仍然有大量的应用。
【产品】支持100 MHz串行ATA(SATA)的时钟发生器Si52112-B5/B6,提供2个PCIe时钟
Si52112-B5/Si52112-B6是Silicon Labs推出的两款PCIe时钟发生器,可以提供2个PCIe时钟,兼容PCI-Express Gen 1,Gen 2,Gen 3和Gen 4通用时钟。此外,其还具有低功耗HCSL,可兼容差分输出,并且支持100 MHz的串行ATA(SATA),可广泛用于网络附加存、多功能打印机,无线接入点,路由器等领域。
【产品】NXP S32G车载网络处理器选用Si5332DD12454-AM1时钟发生器
NXP(恩智浦)选择了可提供任意频率输出、符合AEC-Q100规范的Silicon Labs Si5332DD12454-AM1时钟发生器来生成和提供S32G车载网络处理器评估平台和参考设计所需的精确差分参考时钟。
【经验】时钟发生器SI5338的LVDS匹配问题的分析测试案例
SI5338是Silicon Labs推出的一款经典的时钟发生器芯片,是一款目前广泛用于通信基站、传输网、政企网、数据中心、消费电子等多行业通用的时钟芯片。日常使用偶尔会碰到较多SI5338的应用问题,有寄存器配置的,也有输出匹配不一致的,对于寄存器问题,一般配合寄存器列表,可以简单较为容易的解决,对于匹配问题,也是SI5338时钟输出的重点关注部分,日前就有工程师碰到了一起LVDS输出匹配问题。
电子商城
现货市场
服务

可定制Wafer连接器、牛角连接器、FPC/FFC 连接器,IDC 连接器的尺寸/规格等参数,电流不超过8A;环境温度:-40度~105度;寿命/拔插次数:不超过800次。
最小起订量: 5000 提交需求>

可来图定制均温板VC尺寸50*50mm~600*600 mm,厚度1mm~10mm,最薄0.3mm。当量导热系数可达10000W/M·K,散热量可达10KW, 功率密度可达50W/cm²。项目单次采购额需满足1万元以上,或年需求5万元以上。
提交需求>
登录 | 立即注册
提交评论