【应用】采用72fs低抖多路时钟合一芯片实现5G小基站设计，节省PCB面积和BOM成本

时间： 2020-04-18 来源：世强

技术问答

在5G小基站的原始设计中，由于产品推出的时间紧，通常采用的都是通用器件，而且时钟方案多采用两个时钟芯片，电路设计复杂，同步性能不好控制，导致系统噪声高、EVM指标差、成本高等问题。为解决上述问题，本方案采用低抖动多路时钟芯片，并搭配低噪声放大器、高精度授时模块、高精度晶振、高频板材、低热阻凝胶、高导热垫片等器件和材料实现了高性价比的5G小基站产品设计。

本方案系统框图如下：

在基带部分，比如在4T4R系统中，FPGA、至少2个Transceiver、PHY等芯片均需要高质量参考时钟信号，时钟的设计比较复杂，时钟的抖动特性影响系统EVM指标，需要低抖动、多路输出的时钟器件。SILICON LABS的时钟产品：时钟芯片Si5386，支持小数分频，输出12路不相关频率的差分信号，满足系统多路时钟的需求，并且节省PCB面积和BOM成本；抖动典型值仅72fs，降低相噪，提高系统EVM指标。

时钟芯片Si5386正常工作需要54MHz晶振，采用EPSON的晶振SG7050CAN系列，1-75MHz频率，频率稳定度可达±25ppm，可为时钟芯片提供高性价比的参考晶振。

GNSS系统是5G小基站目前网络同步的主要方法，采用中科微的GNSS授时模块 ATGM331C-5，授时精度小于30ns，捕获灵敏度低至-148dBm，为系统提供出色的时间同步性能。

基带信号采用CPU进行调制和解调，参考时钟精度影响CPU处理信号的质量，采用EPSON的晶振TG5032系列，10-40MHz，全温度范围温漂±0.1ppm，可为基带CPU提供高稳定时钟。

在射频电路，为实现小基站高接收灵敏度的设计，需要在接收链路采用低噪声的接收放大器。ASB的低噪声放大器：AHL5220T8，典型增益18.4dB@2.5GHz，噪声系数低至0.42dB@2.5GHz，有效提升接收机的灵敏度，增加系统覆盖范围。

由于工作频率高，在3500MHz，普通FR-4材料损耗较大，会影响发射和接收链路的射频信号质量，降低了系统发射功率和接收灵敏度指标，可以采用ROGERS的KAPPA 438 高频材料，DK值4.38与FR4接近，损耗更低且兼容FR4的天线设计，方便设计和量产。

在结构上，由于电源功耗的增加、整机体积减小带来了严重的发热问题，可以采用导热凝胶、导热垫片组合方案来解决。发热量不高的芯片，可以采用固美丽导热凝胶TC50，导热系数5.0W/mk，热阻低，方便自动化生产，应用广泛，整体价格有优势。FGPA和Transceiver等功耗较大的芯片，可以采用Laird高导热系数垫片HD90000，导热系数7.5W/mk，高可靠性，低挥发性，相对性价比高。

采用72fs低抖多路时钟合一芯片实现5G小基站设计，节省PCB面积和BOM成本

发送到邮箱 |
+1 赞 0
收藏
评论 1
| 转发至：

本文由北冥之鲲提供，版权归世强硬创平台所有，非经授权，任何媒体、网站或个人不得转载，授权转载时须注明“来源：世强硬创平台”。

全部评论（1）

ACE Lv7. 资深专家 2020-04-19

学习了

没有更多评论了

【应用】低噪声放大器X110D用于5G小基站，增益高达20dB@2.6GHz，外围电路简单

小基站是5G网络中的重要补充，接收射频链路还是采用单独的低噪声放大器设计，推荐西南集成低噪声放大器X110D，工作频率0.6-5GHz，工作电压2.7-5.5V，噪声系数0.6dB，线性增益超过20dB。

应用方案发布时间 : 2022-06-09

【应用】EPSON 10MHZ晶振X1G005391002100助力5G小基站设计，精度可以达到±1ppm

某客户的LTU小站项目主控部分中需要选择一款精度较高，体积小的晶振产品，介于此情况，笔者为客户推荐了EPSON的X1G005391002100产品，其主要应用为主控通过晶振输出的时钟频率对不同部分输出管理时序信号，因为有了时序，各部分的元器件在控制下可以有序工作，就不会造成时序混乱的情况

应用方案发布时间 : 2023-06-22

一个使用无线专用去抖时钟芯片Si5386配置JESD204B接口时钟延时的应用案例

Silicon Labs公司的无线专用去抖时钟芯片Si5386集成DSPLL核心技术的JESD204B去抖时钟芯片，广泛用于无线基站设备中，用来消除由于离散的VCXO和环路滤波器组件带来的额外噪声。本案例就是一个实现4对延时调节功能JESD204B的DCLK/SYSREF配置的例子。

应用方案发布时间 : 2019-04-10

一款适合IEEE 1588V2的专用时钟芯片

Silicon Labs日前推出了专门实现IEEE 1588协议的超低抖动时钟芯片SI5348，这款芯片可以满足IEEE 1588 V2组网对系统时钟极其苛刻的指标要求，完美实现IEEE 1588 V2协议。

新产品发布时间 : 2016-08-13

YXC石英有源差分可编程晶振YSO210PR，频点200MHZ，小数点可精确至后6位，应用于5G基站

晶振在5G基站的作用是提供精准信号源与之配合，以协作模式实现设备之间借由网络渠道达到数据高速传输（交换）的目的。针对5G基站的需求YXC推出的差分可编程振荡器YSO210PR系列中OA2EIB112-200M这颗料，本文介绍了OA2EIB112-200M的典型参数及其在5G基站中的应用特点。

产品发布时间 : 2024-09-12

【经验】无线去抖时钟芯片Si5386相邻输出信号串扰问题解决方法

Si5386是Silicon Labs公司推出的无线去抖时钟芯片，被广泛应用于电信传输网、基站、数据中心等。在实际应用中，通过Clock Builder Pro软件对SI5386输出时钟配置时，如果相邻输出之间带宽小于20MHz，会有警告提示存在输出串扰问题。本文详细介绍这个问题的解决方案。

设计经验发布时间 : 2019-08-14

【应用】晶振加时钟buffer构建交换机时钟树，满足常规交换机设计

Silicon Labs SI51X系列晶振提供5*3.2mm的小封装产品， SI533XX系列时钟buffer提供超低附加抖动、低偏移时钟分配，常规附加抖动可以控制在100fs左右。

设计经验发布时间 : 2018-02-27

小基站这么火！扬兴石英可编程晶振YSO690PR和有源晶振YSO110TR怎么选？

在5G技术加持下，小基站取得惊人的进步，快速发展的背后离不开电子元件的使用，晶振在通讯设备中起着关键作用，广泛应用于各种时间显示和时间控制产品中，那么小基站通常用哪些晶振呢？

器件选型发布时间 : 2024-08-22

【经验】Silicon Labs时钟芯片Si5332写入配置寄存后无频率输出解决方法

Si5332是Silicon Labs公司推出的任意频率的时钟发生器，被广泛应用于消费电子、电信传输网、基站、数据中心等。该芯片输出频率范围为5~333.33 MHz，具有175fs典型值的抖动性能，同时该芯片具有任意频点输出、可内置多组频率计划等特点。在应用中，Si5332在写入配置寄存器后，没有频率输出，该如何解决呢？本文将详细讲解。

设计经验发布时间 : 2019-03-13

芯科Silicon Labs低抖动时钟芯片 | 晶体振荡器 | 压控振荡器 | 时钟发生器 | 时钟缓冲器

芯科科技Silicon Labs时钟芯片代理商世强，提供Silicon Labs低抖动时钟芯片参数选型服务，芯科低抖动时钟芯片供应服务，芯科低抖动时钟芯片资料。业界抖动系数超低的低抖动时钟芯片，包括XO/VCXO晶体振荡器/压控振荡器、Clock/JA Clock时钟发生器、Buffer时钟缓冲器。推荐Si53xx系列，Si5342H，Si5344H，Si5347，Si5332，Si5381。

厂牌及品类发布时间 : 2018-06-27

赛思拥有领先国内时频领域的核心技术，推出高集成度和小尺寸的同步时钟芯片和TCXO等产品，满足5G小基站设计需求

赛思拥有领先国内时频领域的核心技术，在5G基站中可以提供完整端到端的时钟产品及解决方案，包括但不限于IEEE1588同步时钟芯片、时钟发生器、时钟缓冲器、 OCXO/TCXO等。

厂牌及品类发布时间 : 2023-07-02

【产品】更适合IEEE 1588设计的超低抖动时钟芯片SI5388/SI5389

Silicon Labs在充分调研了各大设备商的IEEE 1588产品设备后，实时发布了另外一款支持最新IEEE 1588协议的时钟芯片SI5388/SI5389，并且在全球主流的通信设备厂家配合Xilinx、Intel等平台进行了完整的同步测试。

新产品发布时间 : 2020-01-01

【经验】通过配置输出时钟来优化抖动性能的方法-使用CBPro软件进行调整，以SI5345时钟芯片为例

Silicon Labs公司提供各种高速时钟信号发生器、抖动衰减器的芯片供应商。广泛用于传输网、移动回传网、接入网等设备。很多反馈使用CBPro软件配置频率计划时都会存在串扰警告，串扰问题会带通信质量问题，本文讲述配置输出时钟来优化抖动性能的最佳方式——使用CBPro软件进行调整。

设计经验发布时间 : 2018-04-25

【经验】Silicon Labs时钟芯片Si5332更改时钟输出频率的方法

Silicon Labs推出的Si5332任意频率的时钟发生器提供最高级别的集成，实现在 10/25/100G 数据中心、通信和工业应用程序中的完整时钟树整合。该芯片输出频率范围为5~ 333.33 MHz，具有 175fs 典型值的抖动性能，根据封装不同有 6路、8路、12路-时钟输出。它既可以工厂预先编程，也可以通过I2C接口，进行系统内编程。

设计经验发布时间 : 2019-01-09

【经验】与FPGA配合的时钟芯片Si5386怎么会失锁呢？

在小基站的AU端设备中，Silicon Labs公司的时钟芯片Si5386替换AD9528。通电正常工作，但是过了一段时间后，发现时钟失锁，然后再正常工作。这是怎么回事呢，难道Si5386有问题？对比AD9528和Si5386的触发逻辑发现，AD9528是高电平有效，而Si5386是低有效。在与Fpga的配合中要注意两者的区别，如果是用si5386替换ad9528，一定要注意更改FPGA的相关程序

设计经验发布时间 : 2019-12-31