【经验】DapuStor分享芯片开发流程中的重要步骤——门级仿真
一个芯片的开发，经历规格定义、详细架构设计、RTL编码、功能验证、后端物理设计到最终流片等阶段。每个阶段都要经过各种有效论证、验证和反复检查。
本次DapuStor芯片工程师要分享——芯片开发流程中一个重要的步骤——门级仿真，通常也称作后仿真。
在讲解门级仿真之前，我们先要了解一下数字后端会把RTL代码变成网表时做了哪些事情。
RTL编码完成后，通过Lint检查，前端仿真验证后，会对设计执行许多步骤，如下图。这些步骤包括：
● RTL综合：将RTL映射到某种工艺库（通常我们所说的28nm、12nm工艺等等，DPU600就是用的12nm工艺），生成对应工艺库下的门级网表；
● DFT插入：插入扫描电路保证芯片的可测性；
● 内置自检（BIST）和内置自修逻辑（BISR）：典型的Memory自检测试电路；
● CTS：对时钟的timing关系进行balance需要插入的buffer和反相器；
● 低功耗设计：低功耗设计时需要插入的isolation，power switch，retention单元等；
● 电源插入：各种高速接口（如PCIe，DDR，ONFI等），GPIO，芯片核心工作电源和地等。
从上面可以看出，网表与RTL仿真的逻辑存在比较大的差异。一些在网表阶段插入的逻辑电路必须由门级仿真覆盖。另外一个比较重要的区别是，RTL仿真阶段的零延迟问题，即Verilog/SystemVerilog/VHDL仿真是在一种理想状态下，信号在传输过程中没有延时，数字信号从0-1或者1-0的跳变瞬间完成。但实际的电路中，情况并非如此。
在真实的芯片中，延时有线延时以及门延时。为了得到更可靠、更真实的仿真结果，除了对RTL进行仿真之外，我们会在综合完成之后，进行第二阶段的仿真，即对生成的门级网表，经过后端布局布线之后输出的延时信息文件（SDF）反标后，再次进行仿真，以发现前仿，综合约束可能存在的缺陷。门级仿真的时间会比较长，特别是现在SoC芯片的规模越来越大，跑完一个case经常需要几天甚至更长的时间。
所以，有人会问，综合之后会有形式验证，静态时序分析等工具，来保证网表的一致性和timing的收敛。那我们为啥还要耗时耗力去跑门级仿真呢？下面我们就来罗列一下门级仿真的主要作用。
● 发现时序约束错误：使用不正确的时序约束会导致你的DC等综合工具创建了时序错误，然后这些错误约束来运行Primetime等STA工具，导致这类错误的检查不能被发现；
● 发现BFM掩盖的错误：为了加快前仿真速度，一些模块会被替换成BFM（总线功能模型），这样会错过部分DUT功能的bug；
● 发现第三方IP错误：通常你公司购买的第三方IP在RTL仿真与GLS仿真有很多宏去区分，这可能会导致RTL仿真与GLS存在逻辑的不一致的bug未被发现；
● 发现时钟错误：典型的如你的RTL仿真的时钟是完美的1：1占空比，没有jitter，但在带SDF的GLS会产生实际芯片的不那么完美的时钟，这可能发现隐藏的bug；
● 发现复位错误：这个可以在GLS时发现可能的removal和recovery错误；
● 发现动态时钟频率切换错误：该逻辑只能在带SDF的GLS上进行验证，以检测时钟问题；
● 异步模块和端口的时序验证：通常异步逻辑会做类似CDC的静态flow来保证，但是在门级仿真中更能直观反映，从而发现可能异步时序约束的错误；
● BIST、BISR的验证：这些逻辑只在GLS中找到；
● DFT的验证：DFT逻辑也只能在GLS中找到；
● 低功耗流程验证（如UPF流程）：低功耗设计时会在网表中插入ISO，Power Switch等额外的cell，这只有在带PG（Power/Ground）的门级仿真中才能完成电源逻辑的唯一真实测试。
● Power评估：门级仿真还有一个重要的作用是用来进行Power评估，通常构建一个toggle rate最高的case来跑带SDF的门级仿真，从而生成后端IR Drop需要的VCD文件。
上面列了这些多门级仿真的作用，相信大家能体会到它的不可或缺了。随着当今工艺越来越先进，芯片设计规模越来越大，GLS也变得越来越难。但对GLS的需求比以往任何时候都大。后端设计流程中，相比于RTL设计不存在的逻辑量增加了，再加上低功耗设计引入的时钟的复杂性，更增加了最终芯片无法时序收敛的风险。
一次流片（Full Mask）的费用和时间成本，不允许门级仿真可能发现的bug被忽略，所以即使现今拥有坚实的流程（Lint，LEC，STA）来保证验证的可靠性，GLS仍然是芯片开发后期必须的步骤，即使这家伙的确挺费时，不讨喜。未来DapuStor的芯片研发人员，也将不断进化和迭代技术，赋予芯片科技更优的解决方案。
- |
- +1 赞 0
- 收藏
- 评论 0
本文由翊翊所思转载自大普微电子，原文标题为:一文看懂芯片验证之门级仿真，本站所有转载文章系出于传递更多信息之目的，且明确注明来源，不希望被转载的媒体或个人可与我们联系，我们将立即进行删除处理。
相关推荐
【经验】基于大普微电子智能存储SoC DPU600的加密节点设计探讨
大普微（DapuStor）业内首创的智能存储SoC DPU600，基于最新的12nm FinFET工艺，可作为SSD主控提供业界领先的性能，还集成了可计算存储平台，用于ASIC加速的机器学习架构等。
地平线旭日X3系列智能芯片开发经验资料汇总
旭日X3 是地平线针对 AIoT 场景，推出的新一代低功耗、高性能的智能芯片；集成了地平线最先进的伯努利2.0 架构引擎( BPU® )。包含 X3M 和 X3E 两颗芯片，X3M 主要面向 8M 智能前视市场和边缘计算，提供 5TOPS 算力；X3E 主要面向 5M 智能前视市场，提供 3TOPS 算力。
Si4x6x无线收发器芯片开发必备：Si4x6x设计资料、典型技术问题，一站式下载集合
Si4x6x是由芯科科技推出的一款高性能、低功耗的无线收发器芯片，支持的频率范围119-1050Mhz。开发人员根据需要，可以从本文寻找所有的开发资料以及典型的技术问题。
解析如何极限发挥自研SSD主控DPU600的能力，满足超大容量固态硬盘需求
DPU600是DapuStor业内首创的智能存储SoC，基于最新的12nm FinFET工艺，可作为SSD主控提供业界领先的性能，还集成了可计算存储平台，用于ASIC加速的机器学习架构等。文章解析如何极限发挥自研SSD主控DPU600的能力，以满足超大容量的固态硬盘需求。
领先的企业级固态硬盘及控制器芯片制造商——大普微电子（DapuStor）
大普微电子（DapuStor）致力于打造企业级智能固态硬盘、数据存储处理器芯片及边缘计算相关产品，广泛用于服务器、运营商、互联网数据中心，是本土化 “企业级SSD定制专家”。
DapuStor got VMware IOVP certification for the full range of PCIe Gen4 SSDs
Seeing the updates and progresses of both the VMware versions and DapuStor’s eSSDs, DapuStor will maintain the partnership with VMware to ensure that DapuStor SSDs are completely compatible with each other in both the new and old versions.
DapuStor 公司简介与产品介绍
描述- 深圳大普微电子科技有限公司（DapuStor）成立于2016年，是一家专注于企业级、数据中心和可计算存储的科技公司。公司拥有计算机架构、安全、机器学习、存储等领域的专家团队，并在机器学习、安全、智能存储、数据分析等方面拥有专利技术。DapuStor提供包括企业级主控芯片、SCM SSD和SSD在内的多种存储解决方案，产品广泛应用于数据中心、CDN、工业仿真等领域。
型号- DAPUSTOR J5300,ROEALSEN5 系列,HAISHEN5,DAPUSTOR R5300D,HAISHEN3,HAISHEN2,HAISHEN6,DAPUSTORJ 5100,DPU600,DPU800,HAISHEN3-XL,DAPUSTOR R5100D,HAISHEN系列,DAPUSTOR J5310,DAPUSTOR J5110,HAISHEN3系列,DAPUSTOR R5301,H3100,DAPUSTOR R5300,H3200,DAPUSTOR H390,DAPUSTOR R5101,DAPUSTOR R5100,BICS5,BICS6,YMTC X2,蛟容6,ROEALSEN6,HAISHE5-LITE,ROEALSEN5,XL-FLASH,蛟容5
大普微DPU616企业级SSD主控芯片荣获2021年中国芯“芯火”新锐产品奖，I/O速度可达1600Mbps
2021年12月20日，第十六届“中国芯”集成电路产业促进大会暨“中国芯”优秀产品征集结果发布，深圳大普微电子科技有限公司（DapuStor），凭借着自研DPU616系列高性能企业级SSD主控芯片，荣获2021年中国芯“芯火”新锐产品奖。
大普微电子为应对SSD的挑战与机遇，推出布局在高端企业级领域的PCIe Gen5 SSD等多款产品
2022年10月12日，由TrendForce集邦咨询主办的“2022TSS集邦咨询半导体峰会暨存储产业高层论坛”线上会议成功举办。会议上，大普微副总裁李金星带来主题演讲《高端企业级SSD的挑战与机遇》,并介绍了大普微在高端企业级存储领域的布局。
芯片验证管理也能自动跟踪，解析DPU600芯片验证过程
随着芯片技术的不断发展，特别是芯片工艺水平的提升，芯片规模越来越大，这也为芯片逻辑功能验证带来了很大的挑战。如何保证产品上市时间（TimetoMarket），快速完成功能验证和达成较高的覆盖率，已成为验证进程管理的棘手问题。本文主要跟小伙伴们聊一聊智能跟踪SoC验证进度的方法。
【产品】基于自研控制器DPU600设计的低延时SSD蛟容5系列，可容忍多个Flash Die失效但不影响业务及性能
大普微电子（DapuStor）蛟容5系列产品基于自研控制器DPU600和固件，搭载YMTC最新的3D Enterprise eTLC X2，为客户提供业界领先的高性能、高可靠、低延时的SSD，为企业IT及云设施提供更高能效和更优了TCO的解决方案。
谷歌存储产品供应商大普微电子（DapuStor），提供企业级SSD产品、分布式存储解决方案等
日前，国内企业级SSD供应商大普微电子正式宣布，其高性能分布式存储解决方案已通过谷歌测试，成为了谷歌存储产品供应商。成立于2016年的深圳大普微电子科技有限公司（简称DapuStor），是一家研发设计企业级智能固态硬盘、数据存储处理器芯片及边缘计算相关产品的企业。成立以来，大普微电子已推出Haishen3、Haishen3-XL、Nida5、DPU600等多款产品。其中Haishen3系列采用Ma
大普微亮相2022集邦咨询半导体峰会，介绍PCIe5企业级SSD的相关产品性能
DapuStor作为最早布局PCIe Gen5 企业级和数据中心SSD的厂商之一，在关键部件方面，Haishen5系列采用了Marvell的Bravera SC5系列，这是业界第一个支持PCIe 5.0的SSD控制器。
大普微电子Roealsen5联合图睿科技验证GPU RAID卡，发挥NVMe SSD极致性能
近日，企业级NVMe SSD厂商大普微和RAID卡厂商图睿科技（GRAID）进行产品性能实测。图睿科技磁盘阵列卡搭配DapuStor NVMe SSD得到了惊人的成果，取得了135GB/s的高性能值，整体带宽性能相较于理论数值只损失约为5%。
嵘神5 & SCM Xlenstor Gen2 & 蛟容5：Roealsen5系列产品带宽达7500 6100 MBs；随机读延时65μs；随机写延时10μs
描述- DapuStor发布了一系列企业级存储解决方案，包括Roealsen5、SCM Xlenstor Gen2和蛟容5等。这些产品基于自研主控芯片，支持PCIe Gen4和Gen5接口，提供高速带宽和低延迟性能。Roealsen5系列带宽达7500/6100 MBs，随机读延时65µs，随机写延时10µs。SCM Xlenstor Gen2采用KIOXIA XL-FLASH，提供超低延迟和高性能。蛟容5系列支持PCIe Gen4，提供高达16TB的容量。此外，DapuStor还提供高性能分布式存储解决方案和DPU600边缘计算CPU。
型号- J5300,R5300D,DPU,R5300,J5310,R5301,J5100,J5110,X2900,R5100,R5101,X2900P,DPU600,DPU800,R5100D
授权代理品牌：集成电路
授权代理品牌：分立元件
授权代理品牌：接插件及结构件
授权代理品牌：部件、组件及配件
授权代理品牌：电源及模块
授权代理品牌：电子材料
授权代理品牌：仪器仪表及测试配组件
授权代理品牌：电工工具及材料
授权代理品牌：机械电子元件
授权代理品牌：加工与定制
我要提问
登录 | 立即注册
提交评论