【经验】模数转换器ADC测试及ADC测试原理

ADC是什么意思?

所谓的ADC，其全称是Analog-to-Digital Converter 模拟数字转换器的意思。通常来说，自然界产生的信号，其实都是模拟信号，像我们说话的声音，我们看到的图像，我们感受到的温度等等。但是这些模拟信号在电子产品中最终都得以数字信号Q的方式进行处理，存储或者传输，那如何把模拟信号转换成数字信号呢？所以，我们就需要模数转换器ADC了。

ADC的重要性

1965 年，戈登.摩尔(Gordon Moore) 预测，集成电路(IC) 中晶体管的密度将会每两年翻一番。该预测被称为“摩尔定律”，至今仍然非常强大。现如今，计算和模数转换技术已经出现爆炸性增长。例如我们已经看到，由于 IC 密度的增加，现场可编程门阵列(FPGA) 和中央处理器(CPU) 的性能一直在呈指数增长。

随着摩尔定律影响着处理器的性能，IC 晶体管密度的增加也极大地提高了模数转换器(ADC) 和数模转换器的性能。如下图所示，摩尔定律对这些设备的性能产生了指数效应。模数转换器（ADC）位数是最广为人知的技术指标之一。

随着数字信号处理技术和数字电路工作速度的提高，以及对于系统灵敏度等要求的不断提高，对于高速、高精度的ADC（Analog to Digital Converter）、DAC（Digital to Analog Converter）的指标都提出了很高的要求。比如在雷达和卫星通信中，所需要的信号带宽已经达到了 2 GHz 以上，而下一代的 5G 移动通信技术在使用毫米波频段时也可能会用到 2 GHz 以上的信号带宽。虽然有些场合（比如线性调频雷达）可能采用频段拼接的方式去实现高的带宽，但是毕竟拼接的方式比较复杂，而且对于通信或其它复杂调制信号的传输也有很多限制。

根据 Nyquist 采样定律，采样率至少要是信号带宽的 2 倍以上。同时为了支持灵活的制式、相控阵或大规模 MIMO 的波束赋形，现代的收发机模块越来越普遍采用数字中频直接采样，这其实进一步提高了对于高速 ADC/DAC 芯片的性能要求。

下图是一个典型的全数字雷达收发信机模块的结构。

高精度ADC的重要性

提供更高的采样精度，从而可以更准确地测量模拟信号。这对于要求高精度测量的应用，如医疗仪器，测试和测量设备以及信号处理系统等是非常重要的。

更有效地抑制噪声，从而可以提高信号质量。这对于对信号质量要求高的应用，如音频处理，图像处理和通信系统等是非常重要的。

可以提供更大的动态范围，从而可以测量更广泛的信号范围。这对于测量信号变化幅度较大的应用，如重力测量，气压测量和加速度测量等是非常重要的。

高速 ADC/DAC 在现代全数字雷达中的应用

可以看到，ADC/DAC 芯片是模拟域和数字域的边界。一旦信号转换到数字域，所有的信号都可以通过软件算法进行处理和补偿，而且这个处理过程通常不会引起额外的噪声和信号失真，因此把 ADC/DAC 芯片前移、实现全数字化处理是现代通信、雷达技术的发展趋势。

在全数字化的发展过程中，ADC/DAC 芯片需要采样或者输出越来越高的频率、越来越高带宽的信号。而在模拟到数字或者数字到模拟的转换过程中造成的噪声和信号失真通常是很难补偿的，并且会对系统性能造成重大影响。所以，高速 ADC/DAC 芯片在采样或者产生高频信号时的性能对于系统指标至关重要。

目前在很多专用领域，使用的 ADC/DAC 的采样率可以达到非常高的程度。比如 Fujitsu 公司可以提供 110G~130GHz 的 IP 核，KEYSIGHT 公司在高精度示波器里用到了单片 40GHz 采样率、10bit 的 ADC 芯片，以及 Keysight 公司在高带宽任意波发生器里用到了 92GHz 采样率、8bit 的 DAC 芯片等。这些专用的芯片通常用于特殊应用，比如光通信或者高端仪表等，比较难以单独获得。

在商用领域，很多 ADC/DAC 芯片的采样率也都已经达到了 GHz 以上，比如 TI 公司的 ADC 12J4000 是 4 GHz 采样率、12bit 分辨率的高速 ADC 芯片；而 ADI 公司的 AD9129 是 5.6 GHz 采样率、14 bit 分辨率的高速 DAC 芯片。这一方面要求 ADC 有比较高的采样率以采集高带宽的输入信号，另一方面又要有比较高的位数以分辨细微的变化。

随着 ADC/DAC 的采样率的提高，高速 ADC/DAC 的数字侧的接口技术也在发生着比较大的变化。

低速串行接口

很多低速的 ADC/DAC 芯片采用 I2C 或 SPI 等低速串行总线把多路并行的数字信号复用到几根串行线上进行传输。由于 I2C 或 SPI 总线的传输速度大部分在10Mbps 以下，所以这种接口主要适用于MHz 以下采样率的ADC/DAC 芯片。

并行 LVCMOS 或 LVDS 接口

对于几 MHz 甚至几百 MHz 采样率的芯片来说，由于信号复用后数据速率太高，所以基本上采用并行的数据传输方式，即每位分辨率对应 1 根数据线（比如 14 位的 ADC 芯片就采用 14 根数据线），然后这些数据线共用 1 根时钟线进行信号传输。这种方法的好处是接口时序比较简单， 但是由于每 1 位分辨率就要占用 1 根数据线，所以占用芯片管脚较多。

JESD204B 串行接口

对于更高速率的 ADC/DAC 芯片来说，由于采样时钟频率更高，时序裕量更小，采用并行 LVCMOS 或 LVDS 接口的布线难度很大，而且占用的布线空间较大。为了解决这个问题，目前更高速和小型化的ADC/DAC 芯片都开始采用串行的JESD204B 接口。JESD204B 接口是把多位要传输的数据合并到一对或几对差分线上，同时采用现在成熟的 Serdes（串行-解串行）技术用数据帧的方式进行信号传输，每对差分线都有独立的 8b/10b 编码和时钟恢复电路。采用这种方法有几个好处：首先数据传输速率更高，每对差分线按现在的标准最高可以实现 12.5 Gbps 的信号传输，可以用更少的线对实现高速数据传输；其次各对线不再共用采样时钟，这样对于各对差分线间等长的要求大大放宽；借用现代 Serdes 芯片的预加重和均衡技术可以实现更远距离的信号传输，甚至可以直接把数据直接调制到光上进行远距离传输；可以灵活更换芯片，通过调整JESD204B 接口里的帧格式，同一组数字接口可以支持不同采样率或分辨率的ADC 芯片，方便了系统更新升级。

随着高速数字电路的发展，高速ADC在众多领域，比如航天国防、数字通信、卫星通信、图像处理等领域得到了非常广泛的应用，ADC的采样率和垂直分辨率也与越来越高，对ADC指标的测试也提出了更高要求。

ADC参数测试

ADC静态参数

ADC测试指标和ADC参数主要分为静态参数和动态参数两类。其中静态参数又称线性参数，反应的是器件内部电路的误差。

对ADC来说，这些内部误差包括器件的增益、偏移、微分非线性(DNL) 和积分非线性(INL)误差，这些参数说明了静止的模拟信号转换成数字信号的情况，主要关注具体电平与相应数字编码之间的关系。

测试ADC静态性能时，要考虑两个重要因素：

第一，不仅要给一个既定的模拟电压，电压精度要高，还必须考虑模拟电压的范围以及代码间的转换特性；

第二，静态测试是一个交互性过程，要在不同输入信号下测试实际输出。

静态测试的主要项目有：微分非线性误差、积分非线性误差、偏移与增益误差。

微分非线性误差（DNL，Differential nonlinearity）

理想ADC器件，相邻两个数据刻度之间，对应模拟电压的差值（步距）都是一样的。但实际上，相邻两刻度之间的间距不可能都是相等的。所以，ADC相邻两刻度之间最大的差异与理想步距的差值，就叫微分非线性DNL，也称为差分非线性，以LSB为单位（LSB，最低有效位，即理论上的最小可分辨模拟电压值，比如1.024V基准电压，10bit的ADC，其LSB为0.001V）。

理想器件，DNL都应该为0LSB，如图 1。而实际器件，如图 2，DNL = （2.2-1）LSB = 1.2LSB。

积分非线性误差（INL，Integral nonlinearity）

积分非线性表示了ADC器件在所有的数值点上对应的模拟值和真实值之间误差最大的那一点的误差值，也就是输出数值偏离线性最大的距离。单位也是LSB。

INL是DNL误差的数学积分，即一个具有良好INL的ADC保证有良好的DNL。总结来说，DNL总之，非线性微分和积分是指代码转换与理想状态之间的差异。非线性微分(DNL)主要是代码步距与理论步距之差，而非线性积分 (INL)则关注所有代码非线性误差的累计效应。

ADC动态参数

模数转换器的动态特性有时也称作传输参数，代表器件模拟信号采样和输入波形的数字再现能力，常用的指标包含：信噪比(SNR)、信纳比(SINAD)、总谐波失真(THD)及有效位数(ENOB)等指标可使制造商对器件输出的“纯度”和数字信息精度进行量化。

ADC动态参数的测量，主要围绕数字信号处理和傅立叶变换，将时域波形和信号转换到频域进行分析。这种技术可以同时对多个测试频率进行采样，效率和重复性非常高。

图 4是对一个普通ADC器件进行快速傅立叶变换(FFT)测试的示意图，图中可以看到模拟信号在时域内转换成数字代码，然后用傅立叶变换转换成频谱。从频谱数据中进行进一步的分析和计算得到测量参数。

我们需要注意的是动态测试包含对采样间隔，也就是采样时钟的考量，因此时钟源的质量非常重要，也就是对时钟源的相噪要求较高。

ADC信噪比（Signal to Noise Ratio，SNR）

信噪比是输入信号和噪声(不包括任何谐波以及直流) 的功率比，是定义器件内部噪声大小的基本参数。

信噪比SNR定义的详细描述如下式所示：

理论上ADC信噪比范围取决于系统的位数，是理想的N bit ADC的理论SNR计算公式：

SNR=6.02N+1.76dB

但系统内部噪声会使偏离或SNR大于理论值范围。

无杂散动态范围（Spurious-free Dynamic Range，SFDR）

无杂散动态范围能对系统失真进行量化，它是基本频率与杂散信号最大值的数量差。这里的杂散信号也包含谐波分量，它表示器件输入和输出之间的非线性。计算公式如下：

总谐波失真（Total Harmonic Distortion，THD）

总谐波失真是系统所有谐波与输入信号的总功率比，其计算公式如下：

信纳比（Signal to Noise And Distortion，SINAD）

信纳比是输入信号和所有输出信号失真功率（包括谐波成分，不包括直流）比，它测量的是输出信号所有传递函数非线性加上系统所有噪声(量化、抖动和假频)的累积效果。其定义如下

有效位数（Effective Number of Bits，ENOB）

有效位数ENOB是在ADC器件信噪比基础上计算出来的，它将传输信号质量转换为等效比特分辨率。实际上系统噪声使输出信号失真，失真大小就反映在信噪比上。ADC的比特分辨率可以用来计算给定器件的理论信噪比，反过来也成立，所以器件的信噪比测量值也可用来计算有效器件比特分辨率。所有噪声源和器件的不精确性合在一起，可以转化为量化误差与有效器件分辨率。

ADC模数转换器测试原理

上图所示是ADC测试原理图，由一个信号源作为输入信号，产生一个正弦波信号，输入给ADC的模拟输入，另一台信号源则作为采样时钟。经ADC芯片量化为数字信号后，由数字芯片进行处理和计算，根据测试指标的不同，主要采用统计分析和FFT变换到频谱分析的方法进行指标测量。

具体测量原理如下：

INL与DNL的测量

计算非线性微分与积分误差有很多种方法，通常采用的计算INL和DNL的方法是直方图法，采用线性或正弦直方图。

图 6采用了线性增加的输入电压，首先使输入电压线性增加，同时对输出以固定间隔连续采样，电压逐步增加时连续几次采样都会得到同样输出代码，记录同个代码出现的次数。从统计上讲，代码的出现次数直接代表着与相应的电压输入范围成正比例关系。次数越多，说明该代码对应的电压输入范围越大，非线性误差也越大。DNL和INL的计算公式如下面所示，其中表示实际测到的该数字代码的次数，表示理想状态该数字代码应该出现的次数。而INL则是DNL的积分。

例如图4所示，其中某个代码出现次数为9，而“理想”情况下是8，则该器件的非线性DNL = 9/8 – 1，即0.125LSB。而INL是所有代码非线性微分的累计值，对于斜升直方图，它就是每个非线性微分误差的和。

同理也可采用正弦波电压作为输入，其概率分布如图 7所示，左边是理想的概率密度分布图，而右边是实际的概率密度分布统计图，通过上边的计算公式可以计算得到INL和DNL。

动态参数的测量

ADC测试原理图已在本节开头给出，经一定时间测采集后，按上一节的公式，即可计算到SNR、SFDR、SINAD、ENOB指标。

需要特别注意的是，时钟源的稳定性对于动态参数的测量是十分重要的，即信号源相噪指标要尽量低，否则，将导致测量误差。通过图 8可以看到抖动的影响，即由于ADC理想上是等间隔采样的，若时钟抖动，则直接的带来幅度测量上的误差，且采集的信号频率越快，这种误差就会被放得越大，从而造成SNR指标测量不准确，从而SINAD和ENOB等指标都会不准确。因此必须采用高质量的信号源作为时钟源。

是德科技ADC模数转换器测试方案

是德科技测试解决方案如图 9所示，使用PSG作为信号源，使用超低相噪的模拟源E8663作为时钟源，数据接收和分析采用逻辑分析仪U4164。另外，由于ADC的基准电压很重要，需要选用低噪线性源作为电源。

是德科技ADC测试实测记录ADC测试连接

高速ADC测试连接图如图 10所示，使用E5182B作为信号源，E8257作为时钟源，提供500MHz采样时钟，E36312三路输出电源作为直流供电电源。

被测件为自研AD芯片，单通道采样率250Msa/s，共两通道，两通道交织采样到500MSa。被测件Demo板如图 11所示，外部接口依次有时钟、信号、供电、仿真等接口，以及与数据采集卡的高速数据接口。图左侧红色板卡为数据采集卡，负责数据采集，另外配置PC，控制ADC和采集卡进行工作，并接收数据采集卡上传的数据，由软件完成指标分析。 需要注意，信号和时钟输入端各接入带通滤波器以保证信号纯净度。

ADC模数转换器测试步骤

设备连接和仪器设置
按测试连接接好被测件和仪器，采样时钟频点设为500MHz，幅度907mv；正弦波信号频点设为120MHz，幅度770mv；ADC输入电压设为3.3V。
注意：信号的幅度要设置为ADC的满量程，可以通过测试结果反馈来调整输入信号幅度。

控制ADC，发送控制指令，进入等待采集状态。

PC连接采集板，下载固件，以及配置ADC参数，包括采样率、采集点数等。如下图所示。

图12 ADC测试连接采集板

图13 ADC测试配置参数

ADC模数转换器采集数据和分析结果

进行数据采集，如图 14所示，经过FFT运算后，得到信号峰值，以及谐波和众多杂散信号，由软件自动计算得到SNR、SFDR、THD、ENOB等指标。本测试采用的客户端采集卡进行数据采集和分析。若无匹配的数据采集卡，可选用是德科技逻辑分析仪进行数据采集和分析。

总结

高速ADC测试原理并不复杂，测试的关键是尽量排除其他干扰因素，以最准确的数据反应ADC测试器件的特征。其中关键包括时钟源的选取，相噪要低，稳定度要好；以及线性电源的选取，保证电源纹波小；另外高速多通道的逻辑分析仪也是必须的。